面向未来的智能视觉参考设计与汽车架构，思尔芯提供基于Arm技术的创新方案

已于 2024-11-21 10:53:25 修改
阅读量1.3k 收藏 12
点赞数 32
文章标签： 汽车 架构 arm开发 FPGA原型验证 Prototyping IoT 智慧视觉
于 2024-11-21 10:43:27 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/renzaiS2C/article/details/143935257
版权

引言：

随着科技的飞速发展，智能视觉IoT已成为科技领域的热门话题，为智能家居、智慧城市等领域带来新机遇。然而，物联网市场的碎片化特性对智能视觉芯片设计构成挑战。同时，汽车行业正经历技术驱动的变革，软件定义汽车时代使得车辆软件和电子电气（E/E）架构设计需重新思考。作为Arm的长期合作伙伴，思尔芯全程参与了2024 Arm Tech Symposia在亚太的年度技术大会并带来了基于Arm技术在这两个领域的创新方案，赋能芯片设计，加速产业创新。

此次思尔芯所聚焦的智能视觉参考设计（面向IoT领域）与汽车E/E架构解决方案，不仅精准捕捉了当前行业发展的热点，更通过一系列实际的应用展示，为国内市场带来了切实可行的技术落地路径，也展示了思尔芯在应用级别和生态领域的投入和参与。依托Arm智能视觉参考设计所提供的预集成、全面验证的标准化子系统，

最低0.47元/天 解锁文章
思尔芯S2C
关注
博客
大规模硬件仿真系统的编译挑战
04-02 1236
随着集成电路设计复杂度的不断提升，硬件仿真系统在现代芯片设计流程中扮演着越来越重要的角色。基于FPGA（现场可编程门阵列）的商用硬件仿真系统因其灵活性、全自动化、高性能和可重构性，成为验证大规模集成电路设计的重要工具。然而，随着设计规模的扩大和复杂度的增加，硬件仿真系统的编译过程面临着诸多挑战。本文旨在探讨基于FPGA的硬件仿真系统在编译过程中所遇到的关键问题，并提出相应的优化策略。
博客
S2C Teams Up with Arm, Xylon, and ZC Technology to Drive Software-Defined Vehicle Evolution
04-02 910
The shift toward electrification and intelligent vehicles propels the automotive industry toward digitalization and SDVs. Intelligent Connected Vehicles have become a key focus of industry upgrades, driving the evolution of E/E architectures from tradition
博客
S2C Launches Prodigy S8-100 Series: 100M Gate FPGA Prototyping for AI and HPC
12-19 1133
Powered by AMD Versal™ Premium VP1902 adaptive SoC with 100M ASIC gate capacity, the S8-100 delivers 2x logic resources and 2.5x the I/O bandwidth when compared with its predecessor S7-19P. Available in Single, Dual, and Quad FPGA configurations, the S8-10
博客
思尔芯第八代原型验证S8-100全系已获客户部署，双倍容量加速创新
12-19 694
以RISC-V应用领域为例，单核S8-100系统就能满足较大RISC-V核的验证，即便是复杂的RISC-V核也无需分割，从而提升高达3-5倍运行频率，使得软件工程师开发更加得心应手。为此，我们推出的S8-100全系列产品，凭借其更大的容量、强大的性能、高度的灵活性以及便捷的操作性，正为这一需求提供强有力的支撑。此外，思尔芯还提供丰富的外置应用库，包含多种外设接口子卡、降速桥、内存模型等，并且可提供验证就绪的参考设计，简化用户验证环境的部署。，为客户提供高效、可靠的支持，助力加速芯片设计创新。
博客
Enhancing FPGA Prototyping: From Flexible Interfaces to Efficient Debugging
11-21 949
Prototyping is a crucial stage in validating SoC designs. By implementing prototyping on FPGAs, developers can begin software development and system validation long before the final hardware is ready. However, ensuring that the software developed on the pr
博客
Unlocking SoC Debugging Challenges: Paving the Way for Efficient Prototyping
10-28 1039
With the growing complexity of large-scale integrated circuits, chip verification faces immense time and cost pressures. Historically, designers relied on simulation or silicon tape-out for validation, a process that is both time-consuming and costly. Prot
博客
解决验证“最后一公里”的挑战：芯神觉Claryti如何助力提升调试效率
10-28 628
此外，设计层次结构的查看功能能够帮助工程师更好地管理复杂的设计，Driver/Load信号的追踪功能增强了信号流向的可视化和可追踪性。通过信号追踪和分析功能，工程师可以轻松查看加载、驱动和连接的信号，支持扇入/扇出的查看，信号值的标注功能进一步提升了调试的准确性。配合设计层级的展示，覆盖率信息以结构化的方式呈现，直观展现整个设计的测试状态。与传统调试工具不同，芯神觉不仅依赖结构信息，还能推断设计行为，自动化处理复杂的调试过程，统一各种设计环境，帮助工程师理解复杂设计动态，从而大大提升调试效率。
博客
解锁SoC “调试”挑战，开启高效原型验证之路
10-08 903
特别是在大规模复杂的SoC设计原型验证过程中，工程师需要确保设计中的问题是可调试的，最大程度地减少开发过程中花费在调试上的时间。然而，对于需要进行深度调试或多FPGA级联的用户来说，常遇到的问题是需要更多内存来存储信号，以及跨FPGA的调试需求。此外，思尔芯的原型验证已内建大约10Mbps的以太网调试，支持设计中存储器映射AXI从设备的快速读写访问，可以满足低带宽的AXI调试需求。如果用户有更为特殊的需求，思尔芯还可以提供定制化的解决方案，以优化系统级的测试和调试，确保用户的原型验证过程顺利完成。
博客
Why SoC Validation is Important
09-29 1155
System-on-Chip (SoC) validation is an important part of the IC design process that tests an integrated circuit's functionality and dependability. As an IC designer, it is critical to construct complicated SoCs that can execute a variety of functions while
博客
快速部署原型验证：从子卡到调试的全方位优化
09-29 1140
为了实现这一目标，虽然原型验证具备高性能，能够快速模拟真实芯片的运行环境，但要进一步满足客户对快速开发和验证的需求，缩短开发周期，还必须依赖于灵活的子卡（Daughter Boards）、降速桥（Speed Bridge）方案、AXI协同仿真软件以及优化的I/O分割（Partition）设计。传统I/O布局的局限性极大地限制了验证系统的规模。这些预先测试过的，并久经市场验证的方案不仅帮助用户减少开发风险，还能显著减少开发工程资源，加速芯片设计的验证与优化过程，从而在竞争激烈的市场中保持领先地位。
博客
What is RISC-V?
09-25 1088
RISC-V is an open and free instruction set architecture (ISA) that forms the basis for designing computer processors, microcontrollers, and other hardware components. It stands out for its open nature, modularity, and simplicity. Originating from the Unive
博客
基于组网分割的超大规模设计 FPGA 原型验证解决方案
09-25 786
本次思尔芯白皮书《基于组网分割的超大规模设计 FPGA原型验证解决方案》阐述了S2C对客户超大型设计的原型验证，从硬件系统的组建，FPGA 互连组网，外设接口的可扩展性，时钟及复位等 全局信号同步性处理，到基于 RTL 或 netlist 的设计分割算法，系统级静态时序分析，增量式设计分割版本迭代的等新挑战的解决思路。如何快速便捷的完成巨型原型验证系统的组网，并监测系统的连通性及稳定性？如何将用户设计快速布局映射到参与组网的原型验证系统的每一块 FPGA？图为数字电路设计中的静态时序分析。
博客
高密原型验证系统解决方案（下篇）
09-18 1255
随着 SoC 设计规模的快速膨胀，越来越多的用户在做大规模 SoC 原型验证时会遇到全局时钟复位同步，大规模设计分割，高速接口及先进 Memory 控制器 IP 验证等关键困难。针对这些困难，一些领先的原型验证系统方案提供商，如国微思尔芯，提供了一系列成熟可重用的通用高密原型验证系统产品和解决方案来解决这些困难，以帮助客户完成大规模复杂 SoC 的原型验证，降低项目风险。
博客
高密原型验证系统解决方案（上篇）
09-18 1606
随着 SoC 设计规模的快速膨胀，越来越多的用户在做大规模 SoC 原型验证时会遇到全局时钟复位同步，大规模设计分割，高速接口及先进 Memory 控制器 IP 验证等关键困难。针对这些困难，一些领先的原型验证系统方案提供商，如国微思尔芯，提供了一系列成熟可重用的通用高密原型验证系统产品和解决方案来解决这些困难，以帮助客户完成大规模复杂 SoC 的原型验证，降低项目风险。
博客
FPGA Prototyping vs Emulation
09-09 1177
​One way to visualize the difference between Prototyping and Emulation is with a “spider chart” (named for its resemblance to a spider’s web). The Prototyping vs. Emulation spider chart below highlights the differences between these two verification meth
博客
PROTOTYPICAL II - The Practice of FPGA Prototyping for SoC Design
09-09 1340
​本书不仅适合电子工程师、硬件工程师和SoC设计工程师，也适合对FPGA原型验证及其在现代SoC设计中应用感兴趣的学生和研究人员。通过丰富的案例分析和深入的技术讨论，读者将获得宝贵的知识和见解，以推动他们在各自领域的创新和发展。
博客
Daughter Boards: The value in FPGA Prototyping
08-16 963
FPGA prototyping began with the introduction of FPGAs in the 1980s. It is a rapidly expanding market segment due to escalating chip and IP complexity and constricting window of opportunity. For competitive and developing markets, it is unquestionably essen
博客
What is functional verification?
08-16 435
In EDA (electronic design automation), functional verification verifies that the logic design conforms to specification. Functional verification does not confirm the correctness of the design specification and assumes that the design specification is corre
博客
What is Chip Design？
08-15 621
Integrated circuits (IC), often called chips, combine multiple discrete electronic devices onto a single substrate utilizing the capabilities of semiconductor materials.
博客
形式验证如何加速超大规模芯片设计
08-15 991
这两个工具提供了额外的实用功能。等价性检查，作为核心验证手段，通过对比功能验证后的HDL设计与综合后的网表功能，确保两者在功能层面上的完全一致，从而保证门级电路与寄存器传输级（Register Transfer Level, RTL）模型之间的一致性。形式验证采用数学方法来比较原设计和修改设计之间的逻辑功能的异同，而动态仿真验证是对两设计施加相同的激励后，观测电路对激励的反应异同。形式验证是一种基于严格数学推理的设计验证技术，它摒弃了物理测试与模拟的依赖，专注于通过静态、全面的逻辑分析来确保设计的正确性。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值