思尔芯S2C-CSDN博客

原创 FPGA Prototyping vs Emulation

One way to visualize the difference between Prototyping and Emulation is with a “spider chart” (named for its resemblance to a spider’s web). The Prototyping vs. Emulation spider chart below highlights the differences between these two verification meth

2024-09-09 17:13:21 991

原创 PROTOTYPICAL II - The Practice of FPGA Prototyping for SoC Design

本书不仅适合电子工程师、硬件工程师和SoC设计工程师，也适合对FPGA原型验证及其在现代SoC设计中应用感兴趣的学生和研究人员。通过丰富的案例分析和深入的技术讨论，读者将获得宝贵的知识和见解，以推动他们在各自领域的创新和发展。

2024-09-09 17:04:26 1030

原创 Daughter Boards: The value in FPGA Prototyping

FPGA prototyping began with the introduction of FPGAs in the 1980s. It is a rapidly expanding market segment due to escalating chip and IP complexity and constricting window of opportunity. For competitive and developing markets, it is unquestionably essen

2024-08-16 11:15:36 862

原创 What is functional verification?

In EDA (electronic design automation), functional verification verifies that the logic design conforms to specification. Functional verification does not confirm the correctness of the design specification and assumes that the design specification is corre

2024-08-16 09:46:17 346

原创 What is Chip Design？

Integrated circuits (IC), often called chips, combine multiple discrete electronic devices onto a single substrate utilizing the capabilities of semiconductor materials.

2024-08-15 13:44:18 521

原创形式验证如何加速超大规模芯片设计

这两个工具提供了额外的实用功能。等价性检查，作为核心验证手段，通过对比功能验证后的HDL设计与综合后的网表功能，确保两者在功能层面上的完全一致，从而保证门级电路与寄存器传输级（Register Transfer Level, RTL）模型之间的一致性。形式验证采用数学方法来比较原设计和修改设计之间的逻辑功能的异同，而动态仿真验证是对两设计施加相同的激励后，观测电路对激励的反应异同。形式验证是一种基于严格数学推理的设计验证技术，它摒弃了物理测试与模拟的依赖，专注于通过静态、全面的逻辑分析来确保设计的正确性。

2024-08-15 13:31:08 866

原创 What is ASIC Prototyping?

ASIC prototyping refers to the process of creating a preliminary physical version of an Application-Specific Integrated Circuit (ASIC) using technologies like Field-Programmable Gate Arrays (FPGAs) or emulation platforms. This prototype allows designers to

2024-08-14 17:28:21 1037

原创 What is digital verification in VLSI?

Emerging in the 1970s, Very-Large-Scale Integration (VLSI) represents a method in which thousands of transistors are combined to create a single Integrated Circuit (IC). Prior to the advent of VLSI, the functionality of most ICs was somewhat restricted. A

2024-08-14 17:24:17 1164

原创 Evolution of FPGA Prototyping in EDA

Categories: EDA, Emulation, FPGA, Prototyping, S2C EDAAs AI and 5G technologies burgeon, the rise of interconnected devices is reshaping everyday life and driving innovation across industries. This rapid evolution accelerates the transformation of the chip

2024-08-01 10:06:49 617

原创芯片验证不再是瓶颈！异构验证方法助力数字IC设计

此外，原型验证可以提供更高的性能，这意味着可以更快地执行验证任务。在先进工艺下，异构计算架构正逐渐成为设计芯片的主流，不同的运算单元有不同的架构设计，对信息流也有不同的处理方式，这些都需要针对其特性使用不同验证的方法学。为了缩短芯片的上市周期，在不同设计阶段选择不同的仿真验证工具，提高验证效率，如今已成了各大芯片设计公司的共识，并运用在各大芯片领域。和原型验证的效率和速度比软件仿真可要高很多，尤其是硬件仿真，它可以对完整的芯片设计进行自动化的加速仿真并调试，多应用于芯片设计前期的RTL功能验证。

2024-07-26 14:29:55 198

原创 Accelerate SoC Design：Addressing Modern Prototyping Challenges with S2C‘s Comprehensive Solutions (2

Continued semiconductor industry growth depends on delivering ever more complex chip designs, co-verified with specialized system software – in less time with relatively fewer mistakes. Traditional FPGA chips, limited by their logic units and memory capaci

2024-07-26 14:10:40 1075

原创 Accelerate SoC Design：BYO, FPGA Boards & Commercial Prototyping Solutions

In the early days, chip designers had to rely on time-consuming simulation results or wait for the engineering sample to validate whether the design meets its intended objectives. With the increasing complexity of SoC designs, the need to accelerate ......

2024-06-05 11:04:54 939

原创大规模 SoC 原型验证面临哪些技术挑战？

但随着ASIC设计变得越来越庞大和复杂，开发周期也日益紧迫，需要左移验证周期。相较于硬件仿真，原型验证变得愈发重要。然而，单片FPGA已无法满足大规模SoC的需求，商用原型验证系统的使用已经迈入多FPGA系统的时代。如今的研发团队迫切需要一款自动化程度高、性能强、稳定性好的国产商用原型验证平台。这样的平台不仅需要具备强大的RTL级分割、多片FPGA之间的互联拓扑结构、高效的自动化流程、优化的性能和可靠的稳定性，还需要满足国产化和可扩展性的要求，才能帮助芯片公司在激烈的市场竞争中脱颖而出

2024-06-05 10:53:16 862

原创 BYO、FPGA开发板与商用，一文详解各类FPGA原型验证

几十年来，数字芯片设计复杂度不断攀升，使芯片验证面临资金与时间的巨大挑战。在早期，开发者为了验证芯片设计是否符合预期目标，不得不依赖于耗时的仿真结果或是等待实际芯片生产（流片）的成果。无论是进行多次仿真模拟还是面临流片失败，都意味着巨大的时间和金钱成本。验证工具的重要性日益增加，开发者开始寻求减少流片成本和缩短开发周期的方法。其中，使用可编程逻辑芯片（FPGA）来构建有效的验证流程成为一种流行的解决方案。它不仅比传统流片便宜，而且比仿真更快，已成为检验设计有效性的首选方式。

2024-04-18 11:08:54 1085 1

原创 Wi-Fi 7射频IP验证系统发布！思尔芯EDA助力Sirius Wireless加速芯片设计

Sirius Wireless 使用S7-9P所搭建的原型验证验证环境，帮助其在芯片的基本功能验证后提前计划安排驱动环境的开发，这大大缩短了SoC 验证周期，并且加快了产品上市时间，并共同为客户提供从RF至MAC端到端的验证方案。以之前的Wi-Fi 6项目为例，客户在使用这套验证系统后，仅用了3个月的时间便完成了SoC流片前的硬件性能测试分析，并基于真实的芯片使用场景，提前进行软件开发及验证，客户整体缩短了验证周期和产品导入周期大大提升了40%的验证效率。

2024-04-18 10:38:18 758 2

原创 AI驱动的国产硬件仿真芯神鼎如何加速超大规模芯片设计

这是因为有效的验证不仅确保了电路在设计层面的完善，还保证了其在实际应用中的稳定运行，从而降低了修正和调整的成本和时间。对于代码库非常大的项目，增量编译几乎是必需的。进一步地，这一结合还为全球芯片设计领域开创了全新的可能性，比如通过机器学习算法优化设计流程，从而缩短产品上市时间，或者在更短的时间内完成更为复杂的设计任务。芯神鼎硬件仿真系统采用了由AI驱动的智能编译引擎，该引擎能够在编译流程中极大地减少编译时间和内存占用，实现增量编译，并能智能匹配P&R（布局与布线）策略，从而显著提高布线的成功率。

2023-09-21 11:01:38 110

转载详解FPGA原型验证技术发展史

随着AI、5G等尖端技术的进步，“万物互联”的愿景正逐步成为现实，为人们带来更便捷的生活方式，激发着无尽的应用可能性。这不仅加速了芯片设计行业的变革，而且提出了更高的设计要求。摩尔定律表明，尽管芯片尺寸在缩小，但其上的晶体管数量正快速增长。如此高的集成度要求更大规模的SoC（System-on-Chip）设计，并对EDA工具的需求日增。流片作为芯片设计成功的必经阶段，也是一个风险极高的过程。一个细小的设计失误不仅可能导致昂贵的经济损失，还可能使整个产品错失市场窗口，给设计团队带来巨大的挑战。

2023-09-20 13:30:23 536 1

转载基于OmniArk芯神鼎硬件仿真系统和QEMU的混合验证平台

这种方法常用于大规模系统的设计验证，可以提高仿真的效率。基于QEMU和硬件仿真系统的混合仿真，是在硬件仿真系统和QEMU上同时运行SoC的不同设计模块，在SoC整体架构硬件实现之前提供嵌入式软件和硬件的协同仿真，为系统架构的优化、RTL的早期开发、以及嵌入式软件开发，提供准确，即时的仿真验证环境，有力推动产品开发周期左移，从而加速SoC的研发进程。硬件仿真系统，实现了虚拟原型硬件和嵌入式软件协同混合验证，为早期的设计架构的验证优化、嵌入式软件的协同开发、RTL级的仿真加速提供更准确、更及时的仿真验证环境。

2023-07-27 10:17:07 404 1

renzaiS2C的博客