renzaiS2C-CSDN博客

原创 BYO、FPGA开发板与商用，一文详解各类FPGA原型验证

几十年来，数字芯片设计复杂度不断攀升，使芯片验证面临资金与时间的巨大挑战。在早期，开发者为了验证芯片设计是否符合预期目标，不得不依赖于耗时的仿真结果或是等待实际芯片生产（流片）的成果。无论是进行多次仿真模拟还是面临流片失败，都意味着巨大的时间和金钱成本。验证工具的重要性日益增加，开发者开始寻求减少流片成本和缩短开发周期的方法。其中，使用可编程逻辑芯片（FPGA）来构建有效的验证流程成为一种流行的解决方案。它不仅比传统流片便宜，而且比仿真更快，已成为检验设计有效性的首选方式。

2024-04-18 11:08:54 800 1

原创 Wi-Fi 7射频IP验证系统发布！思尔芯EDA助力Sirius Wireless加速芯片设计

Sirius Wireless 使用S7-9P所搭建的原型验证验证环境，帮助其在芯片的基本功能验证后提前计划安排驱动环境的开发，这大大缩短了SoC 验证周期，并且加快了产品上市时间，并共同为客户提供从RF至MAC端到端的验证方案。以之前的Wi-Fi 6项目为例，客户在使用这套验证系统后，仅用了3个月的时间便完成了SoC流片前的硬件性能测试分析，并基于真实的芯片使用场景，提前进行软件开发及验证，客户整体缩短了验证周期和产品导入周期大大提升了40%的验证效率。

2024-04-18 10:38:18 704 2

原创 AI驱动的国产硬件仿真芯神鼎如何加速超大规模芯片设计

这是因为有效的验证不仅确保了电路在设计层面的完善，还保证了其在实际应用中的稳定运行，从而降低了修正和调整的成本和时间。对于代码库非常大的项目，增量编译几乎是必需的。进一步地，这一结合还为全球芯片设计领域开创了全新的可能性，比如通过机器学习算法优化设计流程，从而缩短产品上市时间，或者在更短的时间内完成更为复杂的设计任务。芯神鼎硬件仿真系统采用了由AI驱动的智能编译引擎，该引擎能够在编译流程中极大地减少编译时间和内存占用，实现增量编译，并能智能匹配P&R（布局与布线）策略，从而显著提高布线的成功率。

2023-09-21 11:01:38 57

转载详解FPGA原型验证技术发展史

随着AI、5G等尖端技术的进步，“万物互联”的愿景正逐步成为现实，为人们带来更便捷的生活方式，激发着无尽的应用可能性。这不仅加速了芯片设计行业的变革，而且提出了更高的设计要求。摩尔定律表明，尽管芯片尺寸在缩小，但其上的晶体管数量正快速增长。如此高的集成度要求更大规模的SoC（System-on-Chip）设计，并对EDA工具的需求日增。流片作为芯片设计成功的必经阶段，也是一个风险极高的过程。一个细小的设计失误不仅可能导致昂贵的经济损失，还可能使整个产品错失市场窗口，给设计团队带来巨大的挑战。

2023-09-20 13:30:23 349 1

转载基于OmniArk芯神鼎硬件仿真系统和QEMU的混合验证平台

这种方法常用于大规模系统的设计验证，可以提高仿真的效率。基于QEMU和硬件仿真系统的混合仿真，是在硬件仿真系统和QEMU上同时运行SoC的不同设计模块，在SoC整体架构硬件实现之前提供嵌入式软件和硬件的协同仿真，为系统架构的优化、RTL的早期开发、以及嵌入式软件开发，提供准确，即时的仿真验证环境，有力推动产品开发周期左移，从而加速SoC的研发进程。硬件仿真系统，实现了虚拟原型硬件和嵌入式软件协同混合验证，为早期的设计架构的验证优化、嵌入式软件的协同开发、RTL级的仿真加速提供更准确、更及时的仿真验证环境。

2023-07-27 10:17:07 228 1

renzaiS2C的博客

原创 BYO、FPGA开发板与商用，一文详解各类FPGA原型验证

原创 Wi-Fi 7射频IP验证系统发布！思尔芯EDA助力Sirius Wireless加速芯片设计

原创 AI驱动的国产硬件仿真芯神鼎如何加速超大规模芯片设计

转载详解FPGA原型验证技术发展史

转载基于OmniArk芯神鼎硬件仿真系统和QEMU的混合验证平台

原创支持全速PCIe Gen5的FPGA原型验证是什么样子？

原创软件仿真、硬件仿真、原型验证是如何工作的？

原创科普：原型验证系统VS硬件仿真器，哪一个更好？

空空如也

空空如也