9.系统工作频率

引用b站大佬rong晔的手册

1.系统最高运行速度：

Tco ——触发器的输入数据被时钟打入到触发器到数据到达触发器输出端的延时时间；
Tdelay——组合逻辑的延时；
Tsetup ——Ｄ触发器的建立时间。

最小的时钟周期 Tmin =Tco＋ Tdelay＋ Tsetup，
即最快的时钟频率 Fmax=1/Tmin。

2.举例

最小的时钟周期为 Tmin = tClk-Q(A) + tpd(F) + ts(B) = 10+5+ 2=17 ns

最大时钟频率为fmax = 1/Tmin = 58.5 MHz。

Tco 和Tsetup 是由具体的器件工艺决定的，故设计电路时只能改变组合逻辑的延迟时间 Tdelay。

所以，缩短触发器间组合逻辑的延时时间，便是提高同步电路速度的关键所在。

3.如何缩短触发器间组合逻辑的延时

那将较大的组合逻辑分解为多块。然后在各块之间插入寄存器。这样就可以避免在两个寄存器之间存在过大的延时，消除速度瓶颈，以此来提高电路的工作效率。

4.举例

下图是量个由2个触发器构成的逻辑模块，各部分延迟值为：触发器的Tco=2ns Tsu=1ns Thold=1ns，逻辑组合逻辑延迟T1=10ns,布线延迟=6ns。估算它能跑的最快时钟频率是______.

Tco——时钟输出延迟，指的是从时钟触发到数据输出的时间。这是针对触发器器件而言，是触发器的固有参数。

Tsu——触发器建立时间，指在触发器的时钟信号上升沿到来以前，数据需要稳定不变的时间。

Th——触发器保持时间，指在触发器的时钟信号上升沿到来以后，数据需要稳定不变的时间。 

答案：

最小的时钟周期 Tmin =Tco＋Tdelay＋ Tsetup，

这里Tdelay = T1 + T2 = 16ns

则Tmin = 2 + 16 + 1 = 19ns

则Fmax = 1/Tmin = 52.63MHz 

注意：这里的最小时钟周期无需考虑th