fpga闪烁的led灯

最新推荐文章于 2024-05-21 14:59:29 发布

白又白、

最新推荐文章于 2024-05-21 14:59:29 发布

阅读量7.1k

点赞数 2

分类专栏： verilog

本文链接：https://blog.csdn.net/ruanyz_nobody/article/details/49158299

版权

verilog 专栏收录该内容

9 篇文章 6 订阅

订阅专栏

本文深入解析Verilog语言模块结构，通过实例展示了如何利用Verilog控制LED的亮灭状态，包括模块定义、端口说明、资源管理及控制逻辑设计。详细介绍了模块的标志、端口类型、资源说明和控制流程，并强调了代码规范性和模块调用方式。通过实例代码，清晰演示了Verilog控制LED的基本实现过程。

摘要由CSDN通过智能技术生成

module demo_led(clk,rst_n,led_out);
input clk;
input rst_n;
output led_out; //


reg rled_out;

parameter time1 = 23'd5_000_000;//晶振为50hz
reg [22:0] count;

always @(posedge clk or negedge rst_n)
 if(!rst_n  )//复位信号为0时，执行
 begin
    count <= 23'd0;
    rled_out<=1'b0;
 end
 else if(count == time1) 
 begin 
    count <= 23'd0;
    rled_out<=~rled_out;
 end
 else count <= count + 1'b1;

//always @(posedge clk or negedge rst_n)
//if(!rst_n) rled_out = 1'b0;
//else rled_out = 1'b1;
assign led_out = rled_out;
endmodule

心得：
1 、verilog语言模块
①模块的标志：module – endmodule
②端口（输出，输入口），输入输出端口说明，可以使用2001风格的verilog进行编写；资源说明；程序控制（一般在always快中）
③注意在编写if else语句时，养成加入begin-end的习惯，特别是if/else语句下面有多条执行语句
④模块调用时自顶向下的
⑤一个模块的多个always是并行执行的，always中是顺序执行的