基于FPGA实现LED的闪烁——HLS

最新推荐文章于 2024-09-27 19:15:09 发布
最新推荐文章于 2024-09-27 19:15:09 发布
阅读量1.1k 收藏 24
点赞数 15
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/LX567567/article/details/139092932
版权

基于FPGA实现LED的闪烁——HLS

引言：

​ 随着电子技术的飞速发展，硬件设计和开发的速度与效率成为了衡量一个项目成功与否的关键因素。在传统的硬件开发流程中，工程师通常需要使用VHDL或Verilog等硬件描述语言来编写底层的硬件逻辑，这不仅耗时而且对于复杂算法的实现存在一定的局限性。为了解决这一问题，高层次综合（High-Level Synthesis, HLS）技术应运而生，它允许开发者使用更高级的编程语言，如C/C++，来设计硬件，从而大幅提高开发效率和灵活性。

·

本实验旨在通过一个具体的实例——LED灯的闪烁控制，来展示HLS技术的应用。我们将利用Xilinx的Vivado HLS工具，将C/C++代码转换为硬件电路，实现LED灯的闪烁效果。通过本实验，参与者不仅能够了解HLS的基本概念和关键技术，还能够掌握从环境配置到实际硬件实现的完整流程。

·

希望你在本次学习过后，能够有一定的收获！！！

推荐歌曲—雨爱-杨丞琳

​ 冲啊！！！！ ٩(͡๏̯͡๏)۶ ٩(͡๏̯͡๏)۶ ٩(͡๏̯͡๏)۶

文章目录

一、任务介绍

  1. 了解HLS的相关内容
  2. 实现HLS的实验环境配置
  3. 使用HLS点亮一个小灯

二、HLS的相关介绍

HLS的概念拓展

高层次综合（High-Level Synthesis, HLS） 是一种先进的硬件设计方法，它允许开发者使用高级编程语言（如C、C++或SystemC）来描述硬件功能，而不是传统的硬件描述语言（HDL）如VHDL或Verilog。HLS工具能够自动将这些高级语言代码转换为寄存器传输级（Register Transfer Level, RTL）电路设计，这大大简化了硬件设计过程，并缩短了开发周期。

HLS的优势

  1. 提高生产力：开发者可以使用熟悉的高级语言进行编程，而不需要精通硬件描述语言。
  2. 算法优化：高级语言提供了更直观的方式来表达复杂的算法，HLS工具可以优化这些算法实现，以满足硬件性能要求。
  3. 快速原型开发：HLS允许快速迭代和原型设计，加速了从概念到实现的过程。
  4. 代码重用：现有的软件代码可以被重用，减少了从头开始编写代码的需求。

HLS与VHDL/Verilog的比较

  • VHDL/Verilog：这些是传统的硬件描述语言，适用于精确控制硬件行为和结构的场景。它们通常用于复杂的硬件设计，需要开发者有较强的硬件设计背景。
  • HLS：提供了一种更高层次的设计抽象，允许开发者专注于算法和功能，而不是硬件的具体实现细节。这使得HLS特别适合于算法密集型和数据处理密集型的应用。

HLS的关键技术

  1. 代码分析与优化：HLS工具需要能够理解和分析高级语言代码，并进行优化以满足性能、面积和功耗等硬件设计要求。
  2. 资源分配：自动决定使用哪些硬件资源（如查找表、寄存器、乘法器等）来实现代码。
  3. 时序分析：确保生成的硬件设计满足时序要求，能够在给定的时钟频率下稳定工作。
  4. 并行处理：利用并行处理技术来提高设计的性能。

技术局限性

  1. 复杂性：对于极其复杂的人工智能算法，HLS可能需要高级的优化技术来实现高效的硬件加速。
  2. 编程能力要求：虽然HLS简化了硬件设计过程，但仍然需要开发者具备强大的C/C++编程能力，以及对并行计算和硬件架构的理解。
  3. 工具限制：不同的HLS工具可能有不同的优化能力和支持的语言特性，这可能限制了设计的灵活性。

三、HLS相关环境配置

1.vivado 安装

1.下载Vivado(如Vivado2019.1)
这个可以去官网下载，或者找实验室同学要一个安装文件，大概四五十GB，准备好安装文件后，直接点解xsetup程序进入安装

在这里插入图片描述

（整个安装文件夹44G）

2.安装过程
会弹出：

在这里插入图片描述点击Next，

在这里插入图片描述

点击Continue

在这里插入图片描述

三个I Agree全部勾选，点击Next,

在这里插入图片描述

选中第二个，Next，会出现选择需要的工具，设备等（本次重装的原因就是因为原版本安装的时候没有选择需要的ZYNQ的设备型号，所以建议大家磁盘有空间的把Devices全部勾选）

在这里插入图片描述

这里我将默认安装在C盘，但完全可以定义自己的路径，没有影响

在这里插入图片描述

接着Next，这次将进入长期的安装过程（约2h），如下：

在这里插入图片描述

漫长的等待后，出现这个界面，此时离安装成功只剩一步———破解了：

在这里插入图片描述

点击Get Licenses，选择Load License，在右方选择 Copy Licenses

在这里插入图片描述

这时候找到我们准备好的License文件就好了，没有的可以在这下载：https://download.csdn.net/download/weixin_49457347/85014356
下载解压后是一个这个文件（名称不重要，源文件名是vivado_lic2037）：

在这里插入图片描述

选中该文件后，弹出安装成功！

在这里插入图片描述

2.创建HLS工程

创建一个HLS工程
①打开Vivado HLS，点击Create New Project
在这里插入图片描述
②输入相关工程信息
在这里插入图片描述
③选择顶层函数，此处暂不管
在这里插入图片描述

④选择添加C仿真文件，此处可以暂时不管
在这里插入图片描述
⑤选择器件
在这里插入图片描述

3.添加相关文件

①源文件添加
点击Source，右键后，选择New File,创建文件

led.h

#ifndef _SHIFT_LED_H_
#define _SHIFT_LED_H_

#include "ap_int.h"
#define CNT_MAX 100000000
//#define CNT_MAX 100,100M时钟频率下计数一秒钟所需要的计数次数
#define FLASH_FLAG CNT_MAX-2
// typedef int led_t;
// typedef int cnt_t;
typedef ap_int<1> led_t;
typedef ap_int<32> cnt_t;
void flash_led(led_t *led_o , led_t led_i);

#endif

led.cpp

#include "led.h"

void flash_led(led_t *led_o , led_t led_i){
#pragma HLS INTERFACE ap_vld port=led_i
#pragma HLS INTERFACE ap_ovld port=led_o
	cnt_t i;
	for(i=0;i<CNT_MAX;i++){
		if(i==FLASH_FLAG){
			*led_o = ~led_i;
		}
	}
}

②仿真测试文件添加
右键Test Bench，选择New File

test_led.cpp

#include "led.h"
#include <stdio.h>
int main(){
    led_t led_i=0x01;
    led_t led_o;
    const int SHIFT_TIME = 4;
    int i;
    for(i=0;i<SHIFT_TIME;i++){
        flash_led(&led_o , led_i);
        led_i = led_o;
        printf("shift_out is %d \n",(int)(led_o&0x01));
	}
}

4.C仿真与C综合

①点击project->project settings->synthesis->browser->选择顶层函数

在这里插入图片描述

②点击project->Run C Simulation(输出01交替，表示C仿真结果正确）

在这里插入图片描述

③点击Solution->Run C Synthesis->Active Solution

在这里插入图片描述

5.创建Vivado工程

①打开Vivado，选择Greate Project
在这里插入图片描述
②点击Next，进行项目信息填写
在这里插入图片描述
③勾选RTL Project
在这里插入图片描述
④Source和约束文件添加，暂时不管，直接Next
⑤选择器件
img
⑥点击Finish
在这里插入图片描述

6.导入HLS生成的IP核

①生成IP核
选择Solution->Export RTL
在这里插入图片描述
②导入
点击setting
在这里插入图片描述
选择IP->Repository,并且点击加号，选择solution，将会自动识别到IP，识别到后，点击Apply->OK
在这里插入图片描述
检验是否导入成功
在这里插入图片描述
生成IP
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

7.添加实验代码

①选择Add Sources
在这里插入图片描述
②文件名称填写
在这里插入图片描述
③代码内容

`timescale 1ns / 1ps
module flash_led(
input wire clk ,
input wire rst_n ,
output wire led_o
);
 
wire rst ;//同步复位
wire ap_ready ;//当前可以接收下一次数据
reg ap_start ;//IP 开始工作
reg led_i_vld ;//输入数据有效
wire led_o_vld ;
reg led_i ;//输入的 led 信号
wire led_o_r ;
wire ap_done ;
wire ap_idle ;
reg [1:0] delay_cnt ;
assign rst = ~rst_n ;
assign led_o = led_o_r ;
 
//----------------delay_cnt------------------
always @(posedge clk) begin
if (rst==1'b1) begin
delay_cnt <= 'd0;
end
else if(delay_cnt[1]==1'b0) begin
delay_cnt <= delay_cnt + 1'b1;
end
end
 
//----------------ap_start------------------
always @(posedge clk) begin
if (rst==1'b1) begin
ap_start <= 1'b0;
end
else if(delay_cnt[1]==1'b1)begin
ap_start <= 1'b1;
end
end
 
//----------------led_i_vld------------------
always @(posedge clk) begin
if (rst==1'b1) begin
led_i_vld <= 1'b0;
end
else if(delay_cnt[1]==1'b1)begin
led_i_vld <= 1'b1;
end
end
 
//----------------ap_i------------------
always @(posedge clk) begin
if (rst==1'b1) begin
led_i <= 1'b0;
end
else if(led_o_vld==1'b1)begin
led_i <= led_o_r ;
end
end
 
 
flash_led_0 inst_flash_led (
.led_o_V_ap_vld(led_o_vld), // output wire led_o_V_ap_vld
.led_i_V_ap_vld(led_i_vld), // input wire led_i_V_ap_vld
.ap_clk(clk), // input wire ap_clk
.ap_rst(rst), // input wire ap_rst
.ap_start(ap_start), // input wire ap_start
.ap_done(ap_done), // output wire ap_done
.ap_idle(ap_idle), // output wire ap_idle
.ap_ready(ap_ready), // output wire ap_ready
.led_o_V(led_o_r), // output wire [0 : 0] led_o_V
.led_i_V(led_i) // input wire [0 : 0] led_i_V
); 
endmodule

8.约束文件编写

①创建约束文件
在这里插入图片描述
②填写相关文件信息
在这里插入图片描述
③代码内容

##############LED define################## 
set_property PACKAGE_PIN P15 [get_ports {led_o}] 
set_property IOSTANDARD LVCMOS33 [get_ports {led_o}]

##############Reset define################## 
set_property PACKAGE_PIN P16 [get_ports {rst_n}] 
set_property IOSTANDARD LVCMOS33 [get_ports {rst_n}]

##############50M CLK define################## 
create_clock -period 20.000 -name clk -waveform {0.000 10.000} [get_ports clk]
set_property PACKAGE_PIN N18 [get_ports {clk}] 
set_property IOSTANDARD LVCMOS33 [get_ports {clk}]

9.编译生成获取结果

①生成
在这里插入图片描述
②进行下载
点击Open Hardware Manager->Open target->Auto target后，显示如下
在这里插入图片描述
点击Program device,下载程序，直接点击Program
在这里插入图片描述

四、效果展示

在这里插入图片描述

五、总结

HLS的关键技术包括代码分析与优化、资源分配、时序分析和并行处理，这些技术共同确保了生成的硬件设计既高效又可靠。然而，HLS也存在一些局限性，尤其是在处理极其复杂的人工智能算法时，可能需要更高级的优化技术和对硬件架构的深入理解。此外，HLS的成功实施依赖于开发者强大的C/C++编程能力。

·

尽管有其挑战，HLS的优势不容忽视。它使得硬件设计更加快速、灵活，并且能够重用现有的软件代码，加速了从概念到实现的转换过程。随着技术的不断进步，HLS工具的优化能力和支持的语言特性也在不断增强，预示着HLS在未来硬件设计领域的广泛应用和发展潜力。

·

总结来说，高层次综合作为一种创新的设计方法，正在逐渐改变传统的硬件开发流程，为硬件设计领域带来新的机遇和挑战。随着对HLS工具的不断改进和优化，我们有理由相信，HLS将在未来的硬件设计和开发中扮演越来越重要的角色。

最后感谢大佬友情链接：

  • https://blog.csdn.net/qq_43279579/article/details/117084706
  • https://blog.csdn.net/weixin_49457347/article/details/123643998
LX很爱吃葱
关注
HLS入门
TBMmagic的博客
05-29 1081
一、HLS简介二、HLS与VHDL/Verilog三、HLS优点与局限 一、HLS简介 HLS(High Level Synthesis)：一款高层次综合工具。 能够将 C/C++ 或 者 system C 等高级语言转化为 RTL (底层硬件描述语言)电路，降低开发时间。 提供了常见的库（例如图像处理相关的 OpenCv 库和其 它的数学库）。 可以创建IP并通过例化或者使用 BlockDesign 的方式应用到项目中。 转化原理：在前端将 C 语言描述进行分析，然后进行代码层面的优化（code-.
fpga实现灯的闪烁
10-28
fpga 实现灯的闪烁 veriolg 无错误
FPGA学习笔记#1 HLS简介及相关概念
最新发布
qq_38876396的博客
09-27 1421
简要介绍HLS、制导语句、约束、Verilog、VHDL等基本概念
FPGA——闪烁灯
x150061的博客
03-19 802
FPGA实现闪烁灯效果，加强熟悉项目工程创建，仿真调试，计数器设计规范，Verilog语法
FPGA：基础入门LED灯闪烁
qq_50426849的博客
08-04 473
使用Vivado开发环境 使LED灯闪烁。
FPGA LED闪烁
cjl24的博客
03-07 559
要求：开发板四个LED以1ms依次闪烁 `timescale 1ns/1ps module led_text( clk, //开发板的时钟50Mhz rst_n, led ); input clk; input rst_n; output [3:0] led; reg[31:0] timer; //计数寄存器 reg[3:0] led; always @(posedge clk or negedge rst_n) begin if
FPGA——HLS编程入门
qq_48008050的博客
05-28 9101
目录一、HLS简介二、HLS与VHDL/Verilog三、HLS优点与局限四、入门级的HLS程序（一）官方教程文档（二）新建工程（三）添加源文件（四）添加 C 仿真文件（五）进行 C 仿真（六）进行C综合（七）联合仿真（八）添加 Directive（九）使用Modelsim 打开联合仿真所产生的波形（十）导出IP核参考资料 一、HLS简介 HLS(High Level Synthesis)：一款高层次综合工具。 能够将 C/C++ 或 者 system C 等高级语言转化为 RTL (底层硬件描述语言)
【HLS】详细介绍以及基于FPGA完成LED灯闪烁
clyrjj的博客
06-03 837
一
基于HLS的高效深度卷积神经网络FPGA实现方法1
08-03
在基于HLS（硬件描述语言）的FPGA（现场可编程门阵列）实现深度卷积神经网络（CNN）时，设计思路需兼顾硬件效率和网络的紧凑性。以下是几个关键知识点： 1.1 考虑硬件友好和网络小巧的设计思路 1.1.1 填充方式的...
基于HLS的高效深度卷积神经网络FPGA实现方法
07-11
【作品名称】：基于HLS的高效深度卷积神经网络FPGA实现方法 【适用人群】：适用于希望学习不同技术领域的小白或进阶学习者。可作为毕设项目、课程设计、大作业、工程实训或初期项目立项。 【项目介绍】： 基于HLS...
gemm_hls:在Xilinx FPGA的Vivado HLS中实现的基于可伸缩脉动阵列的矩阵矩阵乘法
05-06
该存储库包括用于Xilinx FPGA的矩阵矩阵乘法（A * B = C）的纯Vivado HLS实现，使用Xilinx Vitis / SDx / SDAccel实例化内存和PCIe控制器并与主机接口。 在上进行的实验实现了一半，单精度和双精度的462 GFLOP / s...
FPGA入门系列实验教程 LED闪烁灯.pdf
11-18
FPGA入门系列实验教程 LED闪烁灯 包括verilog代码
FPGA 闪烁LED
小狗爱晴天
01-22 1160
module LED( clk,led ); input clk; output[3:0] led; reg[25:0] count; reg[3:0] led; always@(posedge clk) begin count<=count+1; if(count==25'd25000000) begin led<=~led;
FPGA实战（一）LED闪烁实验
weixin_51944426的博客
08-30 7426
这里写目录标题1 LED简介2 硬件设计3 程序设计 1 LED简介 2 硬件设计 3 程序设计
FPGA实战-----点灯大师（1）led灯闪烁流水跑马+按键
2201_75683149的博客
09-30 3191
用verliog语言点亮FPGA开发板上的led灯是最最最最最基础的操作。这里用的EP4CE6F17C8开发板，上边一共有四个led灯珠，可以实现简单的例如4个全亮，流水灯，跑马灯以及相比之下难了一点的呼吸灯等等等等效果。本文最终目的就是实现用按键切换led灯的运动模式。做一个真正的“点灯大师1.0”。
FPGA,实现LED灯的亮灭
weixin_46799775的博客
03-09 1452
FPGA实现LED灯的闪烁实验。这就是对LED闪烁的全部仿真内容。
fpga闪烁的led灯
Ruanyz_china的专栏
10-15 7150
module demo_led(clk,rst_n,led_out); input clk; input rst_n; output led_out; // reg rled_out;parameter time1 = 23'd5_000_000;//晶振为50hz reg [22:0] count;always @(posedge clk or negedge rst_n) if(!rst_n
FPGA初级篇①——LED的闪烁方式，FPGA新建工程，vivado使用。
swilder__218的博客
04-10 1766
一、新建工程 打开软件 VIVADO，选择第一个栏的Creat Project 然后会出现 VIVADO 新建工程介绍，如下图所示，直接点击“Next”。 此时会出现的是工程文件夹、工程名、顶层模块名设置界面，设置目录为：D:/...，设置完成后点击“Next”。 选择RTL project 在接下来的页面create file；下一个页面点next；再下一个根据FPGA版本选择（下图仅供参考），最后点Finish 弹出界面（初始化代码的作用...
FPGA开发中实现LED灯闪烁
PodProgram的博客
09-18 590
本文详细介绍了如何在FPGA开发中实现LED灯的闪烁效果。一般来说，LED灯的控制信号与FPGA开发板上的GPIO引脚相连。在代码中，我们需要声明和定义一个输出信号，用于控制LED灯的亮灭。实现LED灯闪烁的关键是控制LED灯的状态变化。我们可以使用计数器来生成一个时钟信号，然后根据时钟信号的状态变化来控制LED灯的亮灭。本文将详细介绍如何在FPGA上实现LED灯的闪烁效果，并提供相应的源代码。以上是一个基于VHDL的LED灯闪烁的实现示例。将FPGA开发板上LED灯的引脚与相应的GPIO引脚连接起来。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

LX很爱吃葱

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值