rzld66666的博客

这个问题通过增加路径的详细程度来寻找路径。-y     C:/lscc/diamond/3.4_x64/cae_library/simulation/verilog/ecp3 +libext+.v\2.是路径或者文件没有找对，修改好路径和文件名称。

if {[file exists work]} {   file delete -force work}#Creat a work libvlib work#vmapvmap work work#Compile the source files(下面不能空行)vlog  -novopt   \  ../src/test_pll.v\ ../quartus/p

这两天在做verilog的ds1302，ds1302中有一个端口是输入/输出管教。即这个管教即是输出，同时也可以当输入。在verilog中有一个特殊的端口与之对应，就是inout。Inout这个端口，之前用得不多，所以用法也不怎么记得。但是这个地方要用，所以就要学习下。在端口申明中，可以申明一个端口为inout，申明后，这个端口就是输入/输出端口。那么怎么用这个端口了，什么时候让他输出，什

在百度上找到解决办法！rom初始化文件可以用 .mif 和 .hex。.mif文件是用来给Quautus综合网表用的，而.hex可以被用来作为modelsim仿真的数据输入。换句话说modelisim对.mif文件不支持，而只对.hex文件支持。用modelsim做功能仿真FPGA的IP核ROM的时候，ROM里面需要存.hex格式文件；而用门级或者时序仿真的时候，则不需要，只需要直接给.mif

-y ../ecp3 +libext+.v\               //这句用于编译ecp3文件夹中的.v文件，如果仿真时找不到该文件夹，路径添加详细。+incdir+ ../models/mem  \               //打开某文件夹。修改do文件后一定要在仿真之前对东文件关闭并保存！！！这个问题通过增加路径的详细程度来寻找路径。

用$readmemh.或者$readmemb.在Matlab中写txt文档的方法：fid = fopen('data_in.txt','w');       //自动创建一个data_in.txt文档  ，并且写入                                                          fprintf(fid,'