通过地址进行通信的两个模块的通信部分设计技巧

A模块与B模块通过地址进行通信，指：

l  A模块为主，B模块为从

l  A模块向B模块发送地址+读写使能的指令

 

设计技巧：

1、对于A模块的读：B模块与A模块的read_data这个传输数据的信号，始终根据A模块的地址进行解码，为一个进程或者一个状态机，或者一个组合逻辑。

2、对于A模块的写：B模块内部信号是另一个进程，只有当A模块给出写入的时候才写入。

 

也即：

l  分两部分，读是一部分，写是一部分

l  分别负责各自时序

l  读的话是一个信号R等待被写，多个信号等待选址继而写入到R，语法上可以写成一句话；写的话是一个信号W等待写入，多个信号等待选址继而被W写入，语法上只能写成多句话。

l  RTL级可以简单的建模，每个reg的in接着单独的data_in，此data由write_data和译码后的使能信号决定是0还是write_data，译码就是给出一个使能信号的组合；每个reg的out接着选择器，最终接到read_data，译码就是决定选择器选择哪个。
都是译码，写入译出的是使能信号，控制data_in是否为0；读出译出的是选择信号，控制选择器电路决定输出哪个。

l  也即，每一个reg的后面，都有选择器和驱动。read_data后面是选择器和驱动，选择的范围也即驱动是各个reg；reg后面也是选择器和驱动，选择的范围也即驱动是0或者write_data。
译码部分，对写入来说，译的是2选一；读出来说，译的是N选1。
选择器其实就是为了解决多驱动的问题，也即必须是一个实质上具有三态功能的东西。