![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
硬件编程
文章平均质量分 52
硬件描述语言
蒙牛酸酸乳吖
这个作者很懒,什么都没留下…
展开
-
FIFO概述(一)
FIFO原创 2023-04-04 12:05:17 · 3021 阅读 · 0 评论 -
DMA-shadow register传输模式(影子寄存器)
dmac 的shadow 传输原创 2023-03-23 12:21:54 · 1150 阅读 · 0 评论 -
AXI4协议
AXI 协议原创 2022-08-18 12:25:33 · 831 阅读 · 0 评论 -
8@verilog 编译器指令
编译器指令原创 2022-07-13 11:08:30 · 234 阅读 · 0 评论 -
@7.verilog系统函数
系统函数原创 2022-07-12 20:53:14 · 120 阅读 · 0 评论 -
verilog note
verilog原创 2022-07-07 16:44:08 · 59 阅读 · 0 评论 -
@6 verilog过程语句和时序控制
initialalwaysinitial仿真0时刻开始执行,整个仿真执行一次always仿真一直在执行两个不能嵌套使用每个initial 或always语句都代表一个独立的执行过程语法常用于测试模块,虚拟模块的编写,用于产生仿真测试激励信号,信号初始化等仿真环境不可综合实例always语句包含一个或一个以上的声明语句仿真过程中只要满足触发条件就可重复执行格式:always ;在always中被赋值的之能是寄存器变量,包含一个以上的语句需要在begi...原创 2022-07-05 20:15:10 · 220 阅读 · 0 评论 -
@5 verilog操作数与运算符,连续赋值语句assign
常数,参数,线网,变量,位选,部分选择,存储器和数组元素,函数调用算术运算符,关系,相等,逻辑,按位,缩减,移位,条件,拼接和复制注=== 全等 0 1 x z 都会比较拼接与复制运算符拼接{},复制{{}}拼接运算符为将小表达式中的位拼接起来形成一个由多个位组成的大表达式;复制运算符则通过指定重复的次数来执行verilog连续赋值语句数据流建模根据数据在寄存器之间的流动和处理过程对电路进行描述数据流描述使用连续赋值语句assign:为线网型变量提供驱动的一种方法,使用表达式描原创 2022-07-05 17:53:18 · 1917 阅读 · 0 评论 -
@4.verilog 参数
verilog 参数原创 2022-07-05 16:51:37 · 699 阅读 · 0 评论 -
@3.verilog数据类型
verilog 数据类型原创 2022-07-01 17:30:50 · 1108 阅读 · 0 评论 -
@2.verilog-模块及语言要素
模块,语言要素如上:wire 模拟导线,verilog 程序由符号流构成,符号包括:注:x=X z=Z,不区分大小写原创 2022-06-28 14:57:56 · 140 阅读 · 0 评论 -
verilog验证流程
verilog 验证原创 2022-06-27 20:50:11 · 339 阅读 · 0 评论 -
6.verilog-结构化建模
verilog原创 2022-06-27 10:09:33 · 115 阅读 · 0 评论 -
5.Verilog - 行为级建模
Verilog 行为级建模原创 2022-06-24 15:55:20 · 317 阅读 · 0 评论 -
4.Verilog-建模
verilog 建模原创 2022-06-24 11:03:38 · 114 阅读 · 0 评论 -
3. Verilog 运算符和表达式
Verilog HDL 运算符原创 2022-06-23 17:54:17 · 128 阅读 · 0 评论 -
2. Verilog 语言要素,数据类型
Verilog HDL 数据类型原创 2022-06-23 17:02:38 · 98 阅读 · 0 评论 -
1. verilog与system verilog的关系
Verilog &&system verilog原创 2022-06-23 12:31:04 · 580 阅读 · 0 评论