@3.verilog数据类型

最新推荐文章于 2024-03-18 14:45:47 发布
最新推荐文章于 2024-03-18 14:45:47 发布
阅读量1.1k 收藏 2
点赞数
分类专栏： 硬件编程 文章标签： 开发语言
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/sdl0358/article/details/125536202
版权
本文介绍了Verilog中的数据类型，包括net型、Variable、标量和向量（数组）、位选择和域选择以及存储器。net型数据表示硬件连线，Variable型在过程语句中用于数据存储，reg型是最常用的variable型变量。此外，还讨论了向量的位选择和域选择操作，以及如何定义存储器的容量和字长。
摘要由CSDN通过智能技术生成

数据类型

数据类型是用来表示数字电路中的物理连线，数据存储和传输单元等物理量
1.net Type 线网类型
2.Variable Type （模拟数据存储）

  • verilog 中的数组 （可对应线网或者存储矢量）

net型

  • net 型数据相当于硬件电路中的各种物理连线，其特点是输出的值紧跟着输入值的变化而变化；
  • 对连线型有两种驱动方式，1.在结构描述中将其连接到一个门元件或模块的输出端；2.用持续赋值语句assign对其进行赋值；
  • wire是最常用的net型变量，格式：wire 数据名1，数据名2，-----，数据名n； wire a,b;wire[7:0] databus;

-net变量包括多种类型
在这里插入图片描述

Variable

  • variable型变量必须放在过程语句（如initial,always）中，通过过程赋值语句赋值，在always，initial等过程块内被赋值的信号也必须定义variable型

  • variable型变量并不意味着一定对应硬件上的一个触发器或寄存器等存储元件

  • reg型变量是最常用的一种variable型变量，定义格式：reg 数据名1，数据名2，—数据名nÿ

最低0.47元/天 解锁文章
蒙牛酸酸乳吖
关注
专栏目录
verilog基础2Vector向量
yl2021的博客
10-28 1413
Vector0： wire [99:0] my_vector; // Declare a 100-element vector assign out = my_vector[10]; // Part-select one bit out of the vector module top_module ( input wire [2:0] vec, output wire [2:0] outv, output wire o2, output wire o1,
【IEEE_Verilog-4.6/7】Verilog中的线网net类型
Alfred的博客
01-03 4489
本文来自IEEE Standard for Verilog Hardware Description Language中4.6 Net types 4.6 net类型 有几种不同类型net，如表4-1所示： Table 4-1—Net types wire tri tri0 supply0 wand triand tri1 supply1 wor trior trireg uwire 4.6.1 Wire and tri nets Wire 和tri 连接元件。Net类型的wire和
Verilog语法学习之`default_nettype
qq_51086825的博客
02-20 1647
这条语句，运行下面代码并不会报错，只会出现一个warning，虽然没有声明bl（这里是字母b和字母l），但是会默认为wire型，并不能检查出我们的笔误。但是如果加上这条语句，这里则会报错，进而让我们查找出笔误的地方。`default_nettype是用于指定未声明线网的类型，即若代码中有变量未定义类型，则可通过。但是当类型为none时，所有的线网都要清晰的声明类型，否则会报错。`default_nettype 类型。`default_nettype 类型。运行这段代码，将不会报错。这条语句的作用是什么呢？
【Verilog】Verilog定义二维数组（2D Array）
热门推荐
记录学习历程
03-30 4万+
Verilog 定义数组
Verilog——信号类型
最新发布
A469333242的博客
03-18 1097
线网类型用于对结构化器件之间的物理连线的建模，如器件的管脚，芯片内部器件如与门的输出等。由于线网类型代表的是物理连接线，因此其不存储逻辑值，必须由器件驱动。信号的位宽取决于要该信号要表示的最大值。寄存器类型信号的特点是在某种触发机制下分配了一个值，在下一触发机制到来之前保留原值。reg 是最常用的寄存器类型，寄存器类型通常用于对存储单元的描述，如。定义信号类型的同时，必须定义好信号的位宽。在进行工程设计的过程中也只会使用到这两个类型的信号。的信号类型有很多种，主要包括两种数据类型：线网类型。
@4.verilog 参数
sdl0358的博客
07-05 720
verilog 参数
EDA/PLD中的Verilog HDL数据类型
12-09
4.5 数据类型Verilog HDL 主要包括两种数据类型线网类型(net type) 和寄存器类型（reg type ）。4.5.1 线网类型1. wire 和 tri 定义线网类型主要有wire 和tri 两种。线网类型用于对结构化器件之间的物理连线的建模。...
verilog 之数据类型和表达式
08-28
Verilog 中的数据类型和表达式 Verilog 语言中，数据类型是指 Verilog 世界中的万物，它们可以被分为两大类：常量和变量。无论是常量还是变量，它们都是由标示符表示的。 常量 在 Verilog 中，常量可以分为三种：...
verilog数据类型及应用.ppt
04-30
非常详细的Verilog数据类型讲解，适合作为新人培训教材，也可作为工程技术人员的查询手册。值得推荐。
Verilog的编译指令
烟花一时的博客
11-26 1万+
编译指令 编译指令特性： 编译指令是以 ` 为前缀，ASCII为0x60，而不是单引号 ’ ，单引号的ASCII为0x27 编译指令从处理它的位置就一直保持有效，除非后面被自己或者其他编译指令覆盖或者取消掉 `celldefine 和 `endcelldefine `celldefine 和 `endcelldefine 用于将模块标记为单元（cell），一般在标准单元库中使用，一般来说写的代码都是模块，很少去把它标记为单元 最好在模块外面使用这两条指令 想到再说 `celldefine mod
HDLBits：在线学习 Verilog （二十四 · Problem 115-119）
weixin_42905573的博客
09-28 780
本系列内容来自于知乎专栏，链接如下：https://zhuanlan.zhihu.com/c_1131528588117385216本系列文章将和读者一起巡礼数字逻辑在线学习网站 HDL...
SystemVerilog语法基础——1二进制
weixin_42454243的博客
04-20 1058
二进制前言一、二进制二、常量三、变量四、组合/位绑定伍、举例 前言 视频语法学习：B站链接 笔记原地址：https://github.com/Tan-YiFan/DigitalLogic-Autumn2020/blob/syntax/syntax/1bits/bits.md网络不好，可能打不开。 一、二进制 数字电路中，万物皆为二进制 二、常量 由位宽+进制+数值组成，位宽始终是2进制的位宽。 1'b1 1'b0 16'habcd 4'd10 三、变量 logic a;//1位2进制的数 logic [3
C# 基础知识-17---。NET Type类
dixinnuo5648的博客
09-22 183
转载于:https://www.cnblogs.com/JianGuoWan/p/7577533.html
Verilog HDL 初级入门知识简单讲解（wire 和 reg 类型的区别， always 和 assign 的区别，“阻塞”赋值 和 “非阻塞赋值”的区别 ）
GameForTwo写文字的地方
10-19 3880
本文转载自原作者：姚纪元，原文地址已失效        很多刚学Verilog HDL （硬件描述语言）的朋友肯定会对阻塞赋值和非阻塞赋值比较疑惑，那我们就一起来抛开这层迷雾吧。首先我们要理解两种变量类型 Net Type（连线型）和 Register Type （寄存器型）。（有些参考书上有分为3种类型，这个无关紧要）。        Net Type（连线型），从名字上理解就是“导线”呗，...
共用体结构体位域的应用
newnewman
10-28 2260
1）增加位域定义 我们经常需要直接访问寄存器中的某个位域。C281x C/C++头文件及外设示例所涉及的位域结构体方法，为多数片上外设寄存器提供了位域定义。例如，可以为CPU 定时器（CPU-Timer）中的每个寄存器定义一个位域结构体类型。CPU 定时器（CPU-Timer）控制寄存器的位域定义如下所示： 1. //************************************
Verilog的一些思考
qq_42224089的博客
10-17 2113
关于使用Verilog实现一些计算的思考
Verilog实现FIFO设计（二）之异步可变位宽，可变深度
凳子花❀的博客
08-15 2483
请查看：异步FIFO—Verilog实现 写的非常好，此处不再赘述。 补充一下采用博主代码实现时候的一些问题（可能是我个人的问题）： 在fifo_async这个模块中的下列代码： //=========================================================write fifo genvar i; generate for(i = 0; i < data_depth; i = i + 1 ) begin:fifo_init always@(posedg
Verilog语法-向量位选择和部分选择寻址（+：，-：）
liuchj的博客
10-04 1075
在verilog中对向量net、向量reg、integer、time变量以及parameter中选取一个单独的位，被叫做位选择（bit-selects）。位向量可以被寻址参与表达式中。如果位选择在地址边界之外或者被选择的位是x值或者z值，则返回的参考值是x值。在verilog中对向量net、向量reg、integer、time变量以及parameter中选取一个几个连续的位，被叫做部分选择（part-selects）。有两种部分选择类型，常数部分选择和索引部分选择。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值