硬件的基础知识
文章平均质量分 74
casevison
这个作者很懒,什么都没留下…
展开
-
快速由PCI迁移到PCIe
快速由PCI迁移到PCIe1. 首先要搞清楚两者的一些对应关系PCI的并行总线 --> PCIe的串行总线HOST还是那个HOSTHOST桥 --> RCPCI Agent --> EPPCI桥 --> Switch其它诸如配置空间、可预取/不可预取、配置空间的ID寻址、内存及IO空间的地址寻址,Type 0、Typ...原创 2020-02-17 16:27:45 · 3081 阅读 · 0 评论 -
CACHE简述
CACHE简述为什么要使用CACHECPU速度越来越快 处理的数据量越来越大,需要更大的内存 内存速度越快,价格越高,大容量存储器,一般价格低廉,但是速度慢。局部原则Cache减少内存存取时间是利用内存存取具有局部特性。就是说如果内存某一处的数据在某一时刻被存取,那么它周围的数据就非常有可能继续被存取。也就是数据存取具有两个局部特性:时间上的局部性(即红字“某一时刻”),及,和空...原创 2020-02-14 18:32:00 · 1078 阅读 · 0 评论 -
CAN总线基础知识(一)
1.CAN总线是什么? CAN(Controller Area Network)是ISO国际标准化的串行通信协议。广泛应用于汽车、船舶等。具有已经被大家认可的高性能和可靠性。 CAN控制器通过组成总线的2根线(CAN-H和CAN-L)的电位差来确定总线的电平,在任一时刻,总线上有2种电平:显性电平和隐性电平。 “显性”具有“优先”的意味,只要有一个单元输出显性电平,总翻译 2014-01-03 17:32:12 · 197036 阅读 · 11 评论 -
CAN总线基础知识(二)
1 由ISO标准化的CAN协议 CAN协议已经由ISO标准化,有2个版本,如ISO11898和ISO11519-2,它们之间在数据链路层没什么不同,但是在物理层有些区别。 (1) 关于ISO11898:这个标准用于高速CAN通讯。开始的时候,数据链路层和物理层都在标准ISO11898中规定,后来被拆分为ISO11898-1(仅涉及数据链路层)和ISO11898-2(仅涉及物翻译 2014-01-03 17:49:26 · 39406 阅读 · 3 评论 -
DM8168硬件平台的简介
DM8168硬件平台简介 概述 本模块以Ti TMS320DM8168 Davinci数字媒体处理器为核心,该处理器此器件将ARM Cortex A8 RISC CPU、Ti C674x VLIW浮点DSP内核、高清视频及音频协处理器、3D图形加速引擎以及高度集成的外设集组合起来,是满足当今苛刻的HD视频应原创 2011-11-08 19:50:42 · 18682 阅读 · 2 评论 -
I/O接口标准(1):LVTTL、LVCMOS、SSTL、HSTL
I/O接口标准1.单端信号接口标准LVTTL和LVCMOS(JESD8-5,JESD8-B)SSTL(JESD8-8,JESD8-9B,JESD8-15)HSTL(JESD8-6)LVTTL和LVCMOS结构通常是简单的push-pull。最简单的例子就是CMOS反向器,需要满足的唯一参数是VIL/VIH,VOL/VOH以原创 2016-01-20 22:00:52 · 38152 阅读 · 0 评论 -
I/O接口标准(2):CML、PECL、LVECL和LVDS
1.差分信号接口标准CML(Current-mode llogic)它并没有一个标准,是基于简单的差分放大器,如图2所示。通常取R1=R2=50欧姆,|VOUT+ - VOUT-| = R1 * i1 = 50*i1,不同的厂家i1值不一样,所以,电压摆幅不同的厂家也不一样。不同厂家电阻也不一样,不可能是高性能高速器件,另一个因素是共模电压,这对直流耦合是非常重要的,用原创 2016-01-20 22:12:32 · 10399 阅读 · 0 评论 -
IO接口标准(3):HCSL和LPHCSL
HCSL和LPHCSL1.介绍LPHCSL(Low-Power HCSL)是为了降低传统的HCSL驱动器的功耗而开发的。LPHCSL的主要优点包括更好的驱动长线的性能,易于AC耦合,减少PCB板子面积,易于布线,降低材料成本,本文将讨论这些优点,重要的是要注意HCSL驱动器与LPHCSL驱动器对HCSL接收器来说都是一样的。2.HCSL驱动结构图1传原创 2016-01-21 10:53:52 · 36037 阅读 · 8 评论 -
传输线终端阻抗匹配
传输线终端阻抗匹配对于PCB的走线或者电缆,在其电气长度大于线路上所传输的信号上升时间(幅度由20%升至80%时所需时间)的一半时候,其表现为传输线特性。为了获得优化的信号完整性,适当的终端是非常重要的。这里我们讨论源、负载、双终端策略。1. 负载终端如图24所示的传输线终端,并行负载阻抗为ZL,由一个电压信号源或电流信号源驱动,一旦信号抵达线的另一原创 2016-01-21 15:37:33 · 6592 阅读 · 3 评论 -
Type-C接口
TYPE-C接口USB Type-C接口的命名原语USB Type-C连接器,这是一种坚固的易于使用的接口。支持正反插,方便快捷。支持超高速率通信功能和功率输出。最大传输速率10Gbits/S,最大输出功率100W,最大电流5A。大小8.3mm X 2.5mm。具有很好的技术兼容性:(1)纵向兼容(与老设备的兼容性):与USB2.0简单兼容,低成本转换;(2)横向兼容(与其它协议的兼容翻译 2017-11-17 16:51:57 · 34914 阅读 · 0 评论 -
CAN总线基础知识(三)
1.CAN协议1.1 帧类型通讯时使用下面5个类型的帧: 数据帧 遥控帧 错误帧 过载帧 帧间空隙 在所有这些帧中,数据帧和遥控帧由用户设置,而其它帧则由CAN硬件设置。 数据和遥控帧有两种格式:标准和扩展格式。标准格式有11bit的ID,而扩展格式则是29bit的ID。 每个帧的用处见表6,每个帧的结构见图1翻译 2014-01-06 10:45:17 · 92619 阅读 · 8 评论 -
NRZ NRZI及扰码等串行编码技术的基本概念
串行编码技术的基本概念作者:上海凯视力成信息科技有限公司转载请注明出处 串行编码定义了由1和0组成的数据流以何种方式在发送通道上传输,有许多不同的通道编码标准存在,所有不同的编码方式都是为了适应串行信号的某些方面:DC分量、频谱分布、时钟恢复等,这些问题,通常是通道编码必须考虑的。1 NRZ 最简单的编码就是这个NRZ,这是我们天天所见的:逻辑1被编原创 2013-10-24 17:29:58 · 14693 阅读 · 0 评论 -
VGA Signal Timing
VGA Signal Timing640 x 350VGA 640x350@70 Hz (pixel clock 25.175 MHz)General timingScreen refresh rate70 HzVertical refresh31.46875 kHzPixel freq.2翻译 2013-04-28 14:21:09 · 3542 阅读 · 0 评论 -
CACHE的一些基本概念
Allocation 在CACHE中发现一个位置,并把新的cache数据存到这个位置的过程。这个处理过程可能包括evicting(驱逐)cache中已存在的数据,从而为新的数据腾出空间。Associativity 指每个Set(集)里包含的line frames(行帧)数。也就是cache的way(路)数。Capacity miss容量失效原创 2011-11-07 21:06:16 · 37658 阅读 · 0 评论 -
CACHE的Miss和Hit
1.L1 CACHE的Miss和Hit1.1 Read Miss见2.1。1.2 Write MissL1D是Read-allocate CACHE,意味着仅在发生Read Miss时才会读入新的行。如果写Miss发生,数据通过一个Write Buffer写到低一级内存,从而把L1D CACHE旁路。写buffer包含4个entries,每个entry是64位宽。1.3 Wri原创 2011-11-07 21:23:24 · 18150 阅读 · 1 评论 -
C64X EDMA优先级及优先级队列
C64X EDMA优先级及优先级队列下图为EDMA传输请求方框图:从图中我们可以看到,请求有三种:l L2控制器传输请求:L2控制器发布所有用于CACHE服务的传输请求:如存取非CACHE内存、QDMA传输等。对C64x DSP,CACHE服务请求可以在任何优先级上产生,这可以通过CACHE配置寄存器(CCFG)的P位来设置。对于读请求,CACHE控制器对一个L2行,总是以2个突原创 2012-02-20 16:24:45 · 2243 阅读 · 0 评论 -
ADV7180的PCB布线考虑
ADV7180的PCB布线考虑ADV7180是高精度、高速、混合信号器件,为获得最佳性能,合理的PCB布线是非常重要的。模拟接口输入模拟输入线应该尽可能短,并尽可能保持75欧姆的阻抗。电源去藕电源的去藕,推荐使用一个0.1uF和10uF的电容,去藕点燃距离电源管脚不要超过0.5CM,应该与芯片处于同一面上,以避免过孔的存在,另外,电源应该先经过去藕电容,然后才到管脚,这个顺序不翻译 2012-03-08 00:32:10 · 3506 阅读 · 0 评论 -
磁珠的使用方法
磁珠有效地吸收高频瞬变电压,这使得它们能非常好地吸收电源的噪声,但是对于主电源来说并不理想。什么时候使用磁珠? 在模拟电源处串个磁珠,比如复合视频或PLLs,这些磁珠能有效地吸收电源的高频噪声,同时配合去藕电容,能有效地抑制电源噪声。 因此,对局部电源,尤其是模拟电源和PLLs,使用磁珠是适合的。如何使用磁珠? 磁珠应该放置在两个去藕电容原创 2012-03-26 23:20:49 · 10489 阅读 · 0 评论 -
PCI 中断路由机制
PCI中断路由机制PCI中断是可选的,中断是电平触发,低电平有效,集电极开路驱动。中断信号与PCI CLK异步,设备一旦断言为低,则要维持低电平状态,直到驱动程序清除这个中断请求。PCI中断可以为通过链的方式来共享。下文会仔细分析。1. PCI 中断的硬件组成如图1所示:在PCI 总线上中断请求信号引出脚有INTA# - INTD# 4个,单功能设备只能使用INTA#,而对于多功能原创 2011-12-25 11:01:30 · 14949 阅读 · 1 评论 -
Cortex-M3
大家听说过Cortex-M3吗?在嵌入式处理器的世界,cortex-M3是一位人见人爱的后生。它的成本和功耗低,可配置性很高。如今,很多ARM的工程师加入了cortex-M3的学习与开发中,WIZnet一直都是行业的领先者,即将上市的新产品W7200正是加入了cortex-M3处理器的全硬件TCP/IP协议栈芯片,通过利用它的优势,相信会得到更多客户的青睐。下面,广大的嵌入式爱好者可以跟随我们一起转载 2012-05-06 09:32:48 · 3752 阅读 · 1 评论 -
DDR3详解(以Micron MT41J128M8 1Gb DDR3 SDRAM为例)之一
1.结构框图:2.管脚功能描述管脚符号类型描述A0-A9,A10/AP,A11,A12/BC#,A13Input地址输入。为ACTIVATE命令提供行地址,和为READ/WRITE命令的列地址和自动预充电位(A10),以便从某个bank的内存阵列里选出一个位置。A10在PRECHARGE命令期间被采样,原创 2011-11-16 14:21:14 · 35525 阅读 · 3 评论 -
活到老, 学到老, 做到老-----想念导师赵日华
感觉上研究生的进步和提高主要源自跟着导师干活.赵老师是做硬件的, 那时候的硬件就是Z80微处理器, 赵老师对这个处理器每个技术细节的熟悉程度让人吃惊, 可以直接用机器码写程序, 对每条指令,每个时序都是那么熟悉, 熟悉到每个时序的每个时钟周期. 那时微机原理教科书就是以Z80来讲解的, 赵老师讲这么课的时候, 不用看书, 也不用看笔记, 深入浅出, 生动活泼, 出神入化, 听他讲这么课不会觉得原创 2013-02-09 16:58:38 · 4475 阅读 · 8 评论 -
NAND FLASH
NAND Flash 以Micron公司的MT29F2G08为例介绍NAND Flash原理和使用。1. 概述 MT29F2G08使用一个高度复用的8-bit总线(I/O[7:0])来传输数据、地址、指令。5个命令脚(CLE、ALE、CE#、WE#)实现NAND命令总线接口规程。3个附加的脚用作: 控制硬件写保护(WP#)、监视芯片状态(R/B#),和发起原创 2011-11-20 13:26:21 · 20433 阅读 · 0 评论