CACHE简述

最新推荐文章于 2023-09-10 16:48:09 发布
最新推荐文章于 2023-09-10 16:48:09 发布
阅读量1.1k 收藏 2
点赞数
分类专栏： 硬件的基础知识 文章标签： cache
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/shanghaiqianlun/article/details/104316997
版权
本文简述了CACHE在提高内存存取效率中的作用，基于局部性原理，详细介绍了直接映射、集相关的CACHE工作方式，包括读命中、读迷失、写迷失和写命中情况，并探讨了L2级CACHE和内存一致性问题。
摘要由CSDN通过智能技术生成

CACHE简述

1. 为什么要使用CACHE

  • CPU速度越来越快
  • 处理的数据量越来越大，需要更大的内存
  • 内存速度越快，价格越高，大容量存储器，一般价格低廉，但是速度慢。

2. 局部原则

Cache减少内存存取时间是利用内存存取具有局部特性。就是说如果内存某一处的数据在某一时刻被存取，那么它周围的数据就非常有可能继续被存取。也就是数据存取具有两个局部特性：时间上的局部性（即红字“某一时刻”），及，和空间上的局部性（即红字“周围的数据”）。CACHE真是利用数据存取的这两个特性来提供内存存取效率的。珍贵的容量小速度的cache内存，保存着当前这段时间最有可能使用的数据。

 

3. Cache内存结构概述

最低0.47元/天 解锁文章
casevison
关注
专栏目录
01-简述cache的基本概念和使用场景
baron-周贺贺-代码改变世界ctw
03-12 2558
1、为什么要用cache? ARM 架构刚开始开发时，处理器的时钟速度和内存的访问速度大致相似。今天的处理器内核要复杂得多，并且时钟频率可以快几个数量级。然而，外部总线和存储设备的频率并没有达到同样的程度。可以实现可以与内核以相同速度运行的小片上 SRAM块，但与标准 DRAM 块相比，这种 RAM 非常昂贵，标准 DRAM 块的容量可能高出数千倍。在许多基于 ARM 处理器的系统中，访问外部存储器需要数十甚至数百个内核周期。 高速缓存是位于核心和主内存之间的小而快速的内存块。它在主内存中保存项目的副本。对
简述cache和buffer
anycall_lu的博客
09-03 458
Cache和Buffer的区别 1. Cache：缓存区，是高速缓存，是位于CPU和主内存之间的容量较小但速度很快的存储器，因为CPU的速度远远高于主内存的速度，CPU从内存中读取数据需等待很长的时间，而  Cache保存着CPU刚用过的数据或循环使用的部分数据，这时从Cache中读取数据会更快，减少了CPU等待的时间，提高了系统的性能。    Cache并不是缓存文件的，而是缓存块的(块
Cache简介
进击的小怪兽
12-14 5675
1. Cache         Cache一词来源于法语，其原意是“藏匿处，隐秘的地方”，而自从被应用于计算机科学之后，就已经成为了英语中的一个计算机体系结构专有名词。         Sun Microsystems的前首席科学家Billy Joy，作为BSD unix，csh，vi，NFS，java，TCP/IP等的发明者，他曾经说过，在计算机科学领域，如果没有了Cache的发明，其他
计算机系统：2路组相联高速缓存仿真详解，通俗易懂！！！
最新发布
m0_72410588的博客
09-10 1305
高速缓存（Cache）是一种临时存储器，用于存储频繁使用的数据，以便CPU快速访问。由于高速缓存的访问速度比内存快得多，所以它可以极大地提高计算机的运行速度。高速缓存通常分为三级，L1、L2和L3。L1缓存最接近CPU，速度最快但容量最小；L2缓存紧随其后，速度较快容量较大；L3缓存与主存更接近，速度稍慢但容量最大。在高速缓存中，组相联（Set-Associative）是一种常用的存储方式。组相联高速缓存把所有的缓存块分组，并将每个组中的缓存块按照一定的规则映射到高速缓存中。
cache学习笔记一：映射方式
rentong123的博客
11-07 3658
主要介绍了cache的三种映射方式
4路组相连cache设计_Cache的基本原理
weixin_39868959的博客
11-24 3634
对于没有接触过底层技术的朋友来说，或许从未听说过cache。毕竟cache的存在对程序员来说是透明的。在接触cache之前，先为你准备段code分析。int 如果你曾经学习过C/C++语言，这段code自然不会陌生。如此简单的将arr数组所有元素置1。 你有没有想过这段code还有下面的一种写法。int 功能完全一样，但是我们一直在重复着第一种写法（或许很多的书中也是建议这么编码），你是否想过这其...
简述影响Cache命中率的因素.pdf
05-25
"Cache 命中率影响因素分析" Cache 命中率是高速缓冲存储器（Cache）最重要的技术指标，对计算机系统的工作效率产生重要影响。影响 Cache 命中率的因素有多种，本文将对 Cache 容量、块大小、替换算法、映射方式等...
buff和cache区别简述
05-19
Buff（Buffer）和Cache（缓存）是计算机中的两个概念，它们的作用有些相似但也有区别。 Buff是指内存中用于存储数据的一段连续的区域，它主要用于临时存储磁盘等外部设备传输的数据。当计算机从外部设备读取数据时...
cachelru:最近最少使用算法
06-05
在IT行业中，高速缓存（Cache）是一种优化数据访问速度的重要技术。它通过存储经常访问的数据，使得后续的请求能够更快地得到响应，从而显著提高系统性能。其中，“最近最少使用算法”（Least Recently Used, LRU）...
多路组相连cache(缓存)结构(multi-way set associate cache)
cxy_hust的博客
01-10 1万+
2路组相连cache例子 上图是2路组相连的cache，可以看到 物理地址tag/set/block_offset说明： Cache row entries usually have the following structure: tag data block flag bits An effective memory address which goes along with the cache line (memory block) is split (MSB to LSB) into the
2.2 Cache的组成结构
sailing_w的专栏
02-12 988
由上文所述，在一个Cache中包含多行多列，存在若干类组成方式。在处理器体系结构的历史上，曾出现过更多的的组成结构，最后剩余下来的是我们耳熟能详的Set-Associative组成结构。这种结构在现代处理器微架构中得到了大规模普及。 在介绍Set-Associative组成结构之前，我们简单回顾另外一种Cache组成结构，Sector Buffer方式[23]。假定在一个微架构中，Cache大
【Cache篇】MESI协议
Muggle的博客
05-01 1722
对于单核CPU来说，不存在数据一致性问题；然而对于多核系统来说，不同CPU上的cache和ram可能具有同一个数据的多个副本。这就会导致数据观察者（CPU/GPU/DMA）能看到的数据不一致。 因此，维护cache一致性就非常有必要。
cpu性能探究 ：cache line 原理
weixin_34080951的博客
12-24 514
 參考: 一个解说Direct Mapped Cache很深入浅出的文章: http://www.cs.umd.edu/class/sum2003/cmsc311/Notes/Memory/direct.html CPU cache http://en.wikipedia.org/wiki/CPU_cache http://blog.csdn.net/zqy...
cache写回法 verilog实现_大金哥的超标量处理器学习笔记之2——Cache
weixin_39924329的博客
11-27 2025
本章首先介绍Cache的基本原理，然后叙述提高Cache性能的几种方法，接着论述多端口Cache的实现方法并给出一个AMD的真实例子，最后介绍超标量处理器通过多端口Cache的取指过程。2.1. Cache的一般设计超标量处理器中分支预测和cache直接决定性能，intel每次处理器升级都会提高分支预测精度和cache的命中率及速度，本章先对cache原理进行叙述。由于时间和空间相关性的存在诞生...
例说STM32F7高速缓存——Cache一致性问题（二）
热门推荐
程序员「阿基米东」的编程之旅
11-03 1万+
2. STM32F7 新特性——高速缓存2.1 STM32F7 的存储系统　　STM32F7 系列微控制器作为高性能微控制器，为我们带来了很多让人眼前一亮的新特性，其中之一就是独立的指令和数据高速缓冲存储器，也就是所谓的 L1-cache，包括 I-Cache 和 D-Cache。Cache 的大小根据不同型号有所差别，有 4Kbytes、8Kbytes 和 16Kbytes 几种容量。 　　实际
Cache的基本原理以及简单操作
简单同学
04-18 5668
对于没有接触过底层技术的朋友来说，或许从未听说过cache。毕竟cache的存在对程序员来说是透明的。在接触cache之前，先为你准备段code分析。 int arr[10][128]; for (i = 0; i < 10; i++) for (j = 0; j < 128; j++); arr[i][j] = 1; 如果你曾经...
cache的工作方式
小白要学arm
11-15 4995
带有cache的CPU一般是先从cache中取出数据 而不是从内存里取数据而CPU是怎么访问cache的cache访问cache使用的类似的地址编码方式。处理器访问存储器时 会把地址传递给TLB和cache cpu把虚拟地址 页帧号传递给TLB 行索引(index)传递给cache匹配到相关的cache line TLB里是一个用于存储虚拟地址到物理地址转换的小缓存 处理器先使用EPN在
CPU的高速缓存（cache）处理
hyhop150的专栏
05-18 3492
带有高速缓存的CPU设计
高速缓冲存储器Cache的映射方式
梦想也许遥不可及，但重要的是追梦的过程，用博客记录自己的成长，记录自己一步一步向上攀登的印记
06-23 1009
为了解决容量，速度，价格之间的矛盾，把各种不同存储容量，不同存取速度，不同价格的存储器，按照一定的体系结构组织起来，使得所存放的程序和数据按照层次分布在各个存储器中，形成多层次的存储系统 程序的局部性原理:时间局部性和空间局部性...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值