运放自激问题

转】运放自激问题

(2009-10-30 14:14:35)

转载

标签： 运放 自激 杂谈

分类：学习相关

来自：http://blog.sina.com.cn/s/blog_556848bc010008wf.html

运放的自激有多种可能引起:  

    1. 补偿不足. 例如OP37等运放,在设计时,为了提高高频响应,其补偿量较小,当反馈较深时会出现自激现象.通过测量其开环响应的BODE图可知,随着频率的提高,运放的开环增益会下降,如果当增益下降到0db之前,其相位滞后超过180度,则闭环使用必然自激.  

2. 电源回馈自激.从运算放大器的内部结构分析,他是一个多级 的放大电路,一般的运放都是3级以上电路组成,前级完成高增益 放大和电位的移动,第2级完成相位补偿功能,末级实现功率放大. 如果供给运放的电源的内阻较大,末级的耗电会造成电源的波动, 此波动将影响前级的电路的工作,并被前级放大,造成后级电路更 大的波动,如此恶性循环,从而产生自激.  

记住：设计运放时，尽量将第三级电源与前两级分开

3. 外界干扰. 确切的说,这并不算自激,但现象和自激相似.输出 产生和输入无关的信号.

因为我们处于一个电磁波笼罩的环境之中, 有50Hz和100Hz的工频干扰,数百Hz的中波广播干扰,数MHz的短波 干扰,几十到几百Hz的电视广播和FM广播干扰,1GHz左右的无线通 讯干扰等.

如果电路设计屏蔽不佳,干扰自然会引入电路,并被放大.  

如果电路出现自激现象,首先应该判断是哪种原因造成的.第一种自激出现在运放闭环使用,而且增益较低的情况下,一般只有增益小于10的情况下才能出现.其实这种自激最好解决,正确的选择运放即可,对于一些高速运放,其厂家手册中都会注明最低的闭环增 益. 与此相反,后两种情况都是在高增益情况下发生,这一点非常重要,可以准确的判断自激的原因.相对而言,后两种自激较难解决,本人不谦虚的说,只有具有一定的模拟电路设计经验,才有可能避免以上情况的发生.

基本原则是尽量增加地线的面积,在运放供电印脚附近,一定是附近增加高频退殴电容,采用高频屏蔽等方法消除自激,减小干扰.  

具体测试过程是这样吗？输入信号加在正负输入之间，测输出对地的电压的幅度，输出与输入之比定义为开环增益。 增加输入信号的频率，输出的信号幅度会下降，当降到与输入幅值相同时看输入与输出信号的相位，用示波器可以看吗？输入信号的幅度大约只有几mV吧？因此，有些功率放大器，如LM380，芯片给出多个电源引脚及地线引脚，将功率放大级的供电及前置放大级隔离开，分别供电，或在两者之间加去耦电路。如LC或RC滤波器。

对于高阻抗输入放大器，高增益放大器，小信号放大器更要注意这方面的问题。 

如果电路出现自激现象,首先应该判断是哪种原因造成的.第一种自激出现在运放闭环使用,而且增益较低的情况下,一般只有增益小于10的情况下才能出现.后两种可称为由于外界因素引起的自激。高频时常见。PCB的工艺显得更加重要。我见过一些高手在做成的PCB上消噪声的过程，的确要有经验才行。