数字IC电路开发工具简介

数字集成电路设计工具

要的EDA vendor 
–Synopsys：逻辑综合，仿真器，DFT
–Cadence：版图设计工具，仿真器等
–Avanti：版图设计工具
–Mentor：DFT，物理验证工具
–Magma: Blast RTL, Blast Fusion

选择设计工具的原则

只用“sign-off”的工具
–保证可靠性，兼容性
必须针对芯片的特点
–不同的芯片需要不同的设计工具
了解设计工具的能力
–速度、规模等

设计工具的选择

设计输入
–任何文本编辑工具
–Ultraedit, vi, 仿真器自带编辑器…
RTL级功能仿真
–Modelsim (Mentor), 
–VCS/VSS（Synopsys）
–NC-Verilog（Cadence）
–Verilog-XL （Cadence）

逻辑综合
–Cadence: Ambit, PKS;
–Synopsys: Design Compiler;
–Magma: Blast RTL

物理综合
–Synopsys: Physical Compiler
Magma: Blast Fusion

形式验证工具
–Formality（Synopsys）
– FormalPro（Mentor）
Floorplanning/布局/布线
–Synopsys: Apollo, Astro, 
–Cadence: SoC Encounter, Silicon Ensemble 
参数提取
−Cadence: Nautilus DC
−Synopsys: Star-RC XT 
时序验证
–Cadence: Pearl
Synopsys: PrimeTime

DRC/LVS
–Dracula (Cadence)
–Calibre (Mentor ）
–Hercules (Synopsys)
可测试性设计(DFT)编译器和自动测试模式生成
–Synopsys: DFT编译器,DFT Compiler;自动测试生成(ATPG) 与故障仿真, Tetra MAX 
–Mentor: FastScan 
晶体管级功耗模拟
–Synopsys: PowerMill

以上内容参考了复旦大学来金梅老师的讲义。