![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
vivado
文章平均质量分 77
奥利奥冰茶
这个作者很懒,什么都没留下…
展开
-
ZYNQ SDK开发调试踩坑指南
坑1:这个坑蹲了一整天,配置PS端的串口只能发数,不能收数,代码翻来覆去折腾一天,最后查到问题原来是bank1的电压选择的不对,我选择的是3.3V,其实硬件接的是1.8V。我也是无语了啊。。原来BANK电压选择这么重要。......原创 2022-03-28 20:38:36 · 6265 阅读 · 0 评论 -
Altium Designer原理图导出FPGA管脚的方法
原理图绘制好后,如果需要做DRC检查或者需要写FPGA程序,批量做引脚约束,倒是可以手动输入,但是大项目动辄几百个引脚,一个个手输就得残废。需要完成两个步骤,一是把原理图里的网络信息导出来,二是将网络信息导入到vivado。步骤一:在原理图上选中任一part后右键,选择Part Actions-->Configure Pin Swapping。(这个步骤要求原理图必须是在一个PCB工程下,如果你是一个单独的sch文件,那么就建一个工程把文件拖进去)在弹出的窗口里Ctrl + .原创 2021-05-15 15:55:08 · 6365 阅读 · 0 评论 -
Vivado 使用过程中问题总结
在vivado进行一个行为级别仿真时,运行到simulate 步骤时 弹出了如下提示:[USF-XSim-62] 'simulate' step failed with errors. Please check the Tcl console or log files for more information.[Vivado 12-4473] Detected error while r...原创 2020-03-12 17:11:04 · 35825 阅读 · 12 评论