刘帅嵌入式系统-ARM处理器异常相应过程

ARM处理器异常相应过程：

1、保存处理器当前状态、中断屏蔽位以及各个条件标志位。将当前程序状态寄存器CPSR保存到对应的SPSR寄存器中实现。每个异常中断都有对应的物理SPSR寄存器。

2、设置CPSR中对应的位，经处理器设置为对应的异常模式，禁止中断IRQ，当进入FIQ模式时，禁止FIQ。

3、将寄存器lr_mode（对应模式下的lr寄存器）设置成返回地址。

4、将程序计数器PC指针设置成对应异常的中断向量地址，从而跳转导对应的中断服务程序执行。

上述过程伪代码如下：​​​​​​​

R14_<exception_mode> = return_link;SPSR_<exception_mode> = CPSR;CPSR[4:0] = exception_node_number;CPSR[5] = 0;//运行在ARM状态时if <exception_mode> == Reset or Fiq then  CPSR[6] = 1; //禁止FIQCPSR[7] = 1; //禁止IRQPC = exception vector address;

 

从异常中断处理程序中返回过程：

1、恢复被中断的程序的处理器状态，cpsr = spsr_mode;

2、返回到发生异常中断的指令的下一条指令处执行，即 pc = lr_mode(需注意，不同异常中断，返回地址是不同的，会在lr_mode处偏移一定的常数)；