Cadence Pspice添加外部白噪声

Cadence Pspice添加外部白噪声

开始之前：

由于课题的需求，要对一个放大电路做外部输入信号的噪声评估，输入的频率大约在20MHz到200MHz，发现国内教材和网络上没有相关内容，在折腾了1周多时间后，历经Tina、Multisim、Ltspice和Pspice等多种仿真，终于通过科学上网的方法在海外网站上找到了解决方法。

Cadence在2014年初的版本更新中，加入了PSpice白噪声模型，这对我等穷学生很是有帮助，终于在做课题时，面对导师关于器件选型、系统构建方面盘问时有了底气，也大大减少课题出现重大错误推到重来的概率。

 

使用模型：

    Pspice中SOURCE库包含了ISRC和VSRC两个通用信号源模型，分别是电流信号源和电压信号源。且都包含3个参数：DC、AC、TRAN。DC为直流分量，AC为交流分量，TRAN为信号源类型。

但本次外部白噪声模拟并不使用这三个参数，需要理解这些参数可以自行百度，教程很多。

 具体过程：

1.本例中直接选择三个参数，并删除。然后双击器件，进入Porperty Editor。首先通过New Porterty按键创建一个新属性，就暂且命名为EXPR吧。然后修改PspiceTemplate参数，删除其中的规则，并填入

G^@REFDES %+ %- VALUE { @EXPR}

，规则中的EXPR和上面建立的新属性EXPR是对应的，若想修改必须一同修改。这条规则的具体意思需要参考Cadence官方手册PSpice® User Guide和PSpice AD Reference Guide两个手册，如有修改的需求就去多翻翻手册吧。

2.右键EXPR属性，选择Display，接着选择Display Format为Value and name，这样就将此参数添加到仿真界面了，方便修改。

3.接下来就是随机白噪声的参数设置。这一步骤中需要根据不同需求进行不同输入：

    RND指令：在时域仿真中，不同时间节点上随机产生一个0～1之间的值。例如若需要让VSRC产生一个最大幅值为±0.1V的随机白噪声，只需要在上面步骤生成的EXPR属性中输入公式：(RND-0.5)/5。

RNDR指令：在时域仿真中，任意一次的仿真中随机产生一个0～1之间的值，单次仿真输出的值不变。若需要让VSRC产生最大幅值为±0.1V的随机白噪声，可以输入公式：(RNDR-0.5)/5。例如下图的仿真中，产生单次误差的数值为0.06V。

RNDC指令：在频域仿真中，需要让有些变量和参数随频率叠加一个随机白噪声。例如一下图的仿真中，我们定义个变量SWEEP，从1变换到50，步长为1。

具体使用：

下面是本的一个实验，通过OPA657对弱电流信号进行放大，由于信号存在很大的噪声，需要通过仿真确定信噪比。

输入脉冲信号为一个幅值1.69uA、上升沿4ns、下降沿6ns、峰值1ns的脉冲信号，在上面叠加一个方差为5.1uA的均值白噪声信号，通过计算，参数设置如上图所示。

叠加了噪声后输入信号如下图所示：

经过放大电路后的电压信号如下图所示：

可见，由于器件在高频端响应截止，存在的高频噪声全部都被过滤掉了。

后记：

Pspice添加白噪声最多只能添加随机白噪声，对高斯白噪声无能为力。不过这也已经比Tina、Multisim、Ltspice等仿真软件强大太多了。

参考文献：

[1]Quick Tutorial: Adding aRandom Noise Source in Pspice

https://www.ema-eda.com/about/blog/quick-tutorial-adding-random-noise-source-pspice

[2] PSpice® User Guide

[3] PSpice AD Reference Guide