数字电路输出有三种状态:1、高电平状态(逻辑1);2、低电平状态(逻辑0);3、三态(高组态,也叫漂移) 高电平时候,引脚就对其连接提供电流; 低电平时候,引脚就对其连接吸收电流; 三态输出既不是高电平也不是低电平,而是高组态,这样流入或者流出该引脚的电六都被忽略。高阻态是一个数字电路里常见的术语,指的是电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下一级电路的话,对下级电路无任何影响,和没接一样,如果用万用表测的话有可能是高电平也有可能是低电平,随它后面接的东西定的。