LPDDR 介绍

一、LPDDR基本概念

        LPDDR是一种低功耗版本的双倍数据速率同步动态随机存取存储器（SDRAM）。它主要设计用于移动设备，对功耗和性能有严格的要求。

二、LPDDR特点

特点	描述
双倍数据速率	LPDDR与其他DDR内存技术一样，采用双倍数据速率，意味着数据在每个时钟周期的上升沿和下降沿都能被传输，从而提高了数据传输速率
低功耗设计	LPDDR采用了多种低功耗技术，这些技术有助于在设备不使用内存时减少能耗 a)时钟门控（Clock Gating）：允许在不需要数据传输时关闭内存模块的时钟信号，从而减少功耗 b)电源门控（Power Gating）：可以在内存不活跃时关闭电源，进一步降低功耗 c)自刷新（Self-Refresh）模式：在此模式下，LPDDR可以在不消耗CPU资源的情况下保持数据，这有助于在设备处于低功耗模式时减少整体能耗
数据传输	LPDDR内存模块包含多个存储库（Banks），数据可以在存储库之间快速传输。当一个存储库被激活时，它可以在连续的时钟周期中传输多个数据字
预取技术	预取技术（如4-bit或8-bit预取），允许在单个内存访问中读取更多的数据，可以减少访问内存的次数，提高性能
电压和频率调节	支持不同的电压和频率设置，以适应不同的性能和功耗需求。在不需要高性能时，降低频率和电压以节省能源
I/O接口	LPDDR使用串行I/O接口，数据和控制信号通过较少的引脚传输，有助于减少物理空间的需求，并提高数据传输效率
兼容性和集成	LPDDR内存通常与移动设备的处理器紧密集成，以实现最佳的性能和功耗平衡

三、LPDDR重点关注

项目	描述
数据速率	传输速率，频点  9600Mbps，3.2GHZ
数据清零	电压不稳定，或者refresh频率低
Training	消除多个die布线差异，校准SOC与RAM之前的延迟，保障传输的稳定性和速率
link ECC	Link ECC（Error-Correcting Code）是一种用于LPDDR5的技术，在数据传输过程中添加ECC校验码，检测并纠正单比特错误，防止在数据传输过程中因噪声等原因导致的数据错误，提高内存系统的可靠性和稳定性
电压和频率调节	支持不同的电压和频率设置，以适应不同的性能和功耗需求。在不需要高性能时，降低频率和电压以节省能源
TMRS
retimer	增强信号，时钟重置，数据重新对齐
I/O口	每个通道（channel）通常有16个I/O口，四通道就是x64
关键时间参数	tRAS行选通预充电时间，tRCD行选通到列选通之间的时间延迟，tCL列选通命令到列选通数据可以读取时间
Bitflip	位反转是指存储器中的一个或多个位（bit）在没有软件干预的情况下，从0变为1或从1变为0的现象。这种现象在硬件层面发生，通常是由外部因素引起的，如电磁干扰、电源不稳定、硬件故障等。Bitflip会对程序的逻辑和运行结果产生致命影响，特别是在对安全要求高的场景中，如车载系统 a)器件不良：CPU、DDR、Flash等本身存在质量缺陷。 b)供电不足/干扰：器件稳定工作需要一定的电压和频率，如供电不足或波动较大，内部状态会不稳定，引起Bitflip c)传输干扰：数据在CPU-DDR或DDR-Flash间流动时，如引脚干扰大，也会导致传输出错（一般有传输校验，此情况几率较小）。 d)引脚虚焊：器件与主板的硬件有虚焊，会导致问题 e)主板损坏或微损坏：导致送给器件的电或信号不稳定