PCI Header配置空间详解

目录

一、存储域和总线域

1.1 PCI总线域

1.2处理器域

二、HOST主桥

2.1 PCI 设备配置空间的访问机制

2.2 X86处理器的主桥

三、PCI桥和PCI设备的配置空间

3.1 PCI桥

3.2 PCI设备的配置空间

（1）Device ID 和 VendorID 寄存器

（2）Revision ID 和 Class Code 寄存器

（3）Header Type 寄存器

（4）Cache Line Size 寄存器

（4）BIST寄存器

（5）Subsystem ID 和 Subsystem Vendor ID 寄存器

（6）Expansion ROM base address 寄存器

  (6) Class寄存器

（7）Capabilities Pointer 寄存器

（8）Interrupt Line 寄存器

（9）Interrupt Pin 寄存器

（10）Base Address Register 0~5寄存器

（11）Command 寄存器

（12）Status 寄存器

（13）Latency Timer 寄存器

3.3 PCI 桥的配置空间

(1) Subordinate Bus Number、Secondary Bus Number 和 Primary Bus Number 寄存器

(2) Secondary Status 寄存器

(3) Secondary Latency Timer 寄存器

(4)I/O Limit 和 I/O Base 寄存器

(5)Memory Limit 和 Memory Base 寄存器

(6)Prefetchable Memory Limit 和 Prefetchable Memory Base 寄存器

(7)I/O Base Upper 16 Bits and I/O Limit Upper 16寄存器

(8)Bridge Control Register。

四、PCI 总线的配置请求

---

---

一、存储域和总线域

在PCI 体系结构中,含有两类桥片,一个是 HOST 主桥,另一个是 PCI 桥。在每一个 PCI设备中(包括 PCI 桥)都含有一个配置空间。这个配置空间由 HOST 主桥管理,而 PCI 桥可以转发来自 HOST 主桥的配置访问。在 PCI 总线中,PCI Agent 设备使用的配置空间与 PCI 桥使用的配置空间有些差别,但这些配置空间都是由处理器通过 HOST 主桥管理。

1.1 PCI总线域

PCI 总线域(PCI Segment)由 PCI 设备所能直接访问的地址空间组成。在一个处理器系统中,可能存在多个 HOST 主桥,因此也存在多个 PCI 总线域。

在多数处理器系统中,分属于两个 PCI 总线域的 PCI 设备并不能直接进行数据交换,而需要通过 FSB 进行数据交换。值得注意的是,如果某些处理器的 HOST 主桥支持 Peer-to-Peer数据传送,那么这个 HOST 主桥可以支持不同 PCI 总线域间的数据传送。

1.2处理器域

CPU 域地址空间指