ZYNQ EMIO UART串口实验

在市面上能见到的zynq教程中，看的到的uart实验，都是使用的MIO，这是最简单的，但是有一个问题，那就是MIO是只连接到PS的，对PL端口是透明的，这就产生了一个问题：当我想使用任意分配在引脚的UART时该怎么办？换句话说，我有一个需求，要把串口的tx和rx分配在指定的EMIO上。

1. 其实是很简单的，首先双击ZYNQ配置芯片。这是使用MIO的配置，我们点击UART的IO口，选择EMIO，注意UART1下的Modem signals一般不需勾选。

然后我们可以看到UART1被自动引了出来，如下图。

2. 然后Generate Output Products -> Create HDL Wrapper，看到的底层模块是这样的

`timescale 1 ps / 1 ps

module design_1_wrapper

  (DDR_addr,

    DDR_ba,

    DDR_cas_n,

    DDR_ck_n,

    DDR_ck_p,

    DDR_cke,