vivado小白求大佬看一下为什么这里一直报错

于 2024-08-07 14:28:25 发布
阅读量151 收藏
点赞数 5
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/spicypea/article/details/140991011
版权

本来是和小梅哥在b站上学的，奈何评论区没搜到我这种情况，发帖问问佬

代码如下

这里运行behavioral simulation以后会报错ERROR: [Common 17-39] 'launch_simulation' failed due to earlier errors.

上图指示代码第九行有问题？

按照提示找到elaborate文件，显示如下，判断应该是第九行出错，但是我是按视频代码一个个敲的TAT，有没有大佬能和我讲一下这里为什么会出错，感激不尽

spicypea
关注
  • 5
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
笔记连载 | Day9【xilinx ZYNQ7000系列之《PS端 》串口打印】
12-03 665
听说99%的同学都来这里充电吖 本系列为线下学员学习笔记整理分享，如有想要报名参加线下培训，可以点击以下超链接文章了解，购买开发板可以到叁芯智能科技企业淘宝店下单。 各类研修班 | FPGA就业研修班，短期班…… 叁芯智能FPGA开发板，初学小白必备！ 连载《叁芯智能fpga设计与研发就业班-第9天》 【xilinx ZYNQ7000系列 PS、PL、PS-PL 基本开发流程】 之 《PS端 》【串口打印实验】 作者：紫枫术河 这篇文章记录ZYNQ70...
FPGA零基础学习：IP CORE 之 ROM设计
03-22 401
FPGA零基础学习：IP CORE 之 ROM设计 本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。 系统性的掌握技术开发以及相关要求，对个人就业以及职业发展都有着潜在的帮助，希望对大家有所帮助。后续会陆续更新 Xilinx 的 Vivado、ISE 及相关操作软件的开发的相关内容，学习FPGA设计方法及设计思想的同时，实操结合各类操...
vivado工程复制后报错[Common 17-1294] Unable to create directory 解决过程及方法
Bu_yuan的博客
02-27 3564
vivado工程复制后报错[Common 17-1294] Unable to create directory 解决过程及方法。 vivado工程从一台电脑复制到另一台电脑里后，在进行综合时会报错“[Common 17-1294] Unable to create directory [......”。
fpga vivado 错误总结（本人遇到以及改正）
qq_43125142的博客
11-02 9134
fpga开发小白的错误总结
【随手查】Verilog编译报错
Jessaly的博客
03-30 9061
的一些报错记录，方便日后查找，持续更。。。
FPGA零基础入门学习路线
ChinaRyan666（蔡杰涛）的博客
03-24 6036
全网最零基础的零基础FPGA入门指南！！
2021-04-25
m0_57637572的博客
04-25 47
vivado调用IP库里面芯片是，显示这个错误，芯片没有出来，求大佬告知怎么解决
龙芯杯系统能力竞赛CPU赛道参赛准备
m0_61106585的博客
06-14 2032
龙芯杯SRAM功能测试纪实
PCB设计（二）：汉化及设计
01-13 313
本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白及打算进阶提升的职业开发者都可以有系统性学习的机会。系统性的掌握技术开发以及相关要求，对个人就业以及职业发展都有着潜在的帮助，希望对大家有所帮助。本篇带来PCB设计第二篇汉化及设计，篇幅较长，有需要请耐心阅读。话不多说，上货。接下来，我们可以对软件进行汉化。方便我们使用。
打开vivado的.xpr工程文件报错Cannot locate target loade
09-13
### 打开Vivado的.xpr工程文件报错Cannot Locate Target Loader的解决方案 #### 问题背景 在使用Xilinx Vivado设计工具进行FPGA/CPLD开发时，经常会遇到各种各样的问题，其中之一就是在尝试打开一个`.xpr`工程文件...
JTAG模式下Vivado SDK全速运行时的奇怪报错
07-18
下载elf完毕后，弹出如图1所示的消息框，提示软件运行出现问题。软件运行结果却是OK的，比如我这里VGA接口就能够正常显示图片，如图2所示。此外，在Debug模式下，也不会报该错误。
解决vivado安装过程中报错visual_c++
09-07
解决在vivado安装过程中，由于visual_c++的问题，而引起的安装失败的问题。
Vivado HLS | Export RTL报错 “ERROR: [IMPL 213-28]
05-01
关于对2022.1.1以后VHLS不能生成IP核的解决补丁
vivado入门-熟悉vivado_vivado入门
09-22
Vivado是一款由Xilinx公司推出的综合型设计套件，专为FPGA（Field Programmable Gate Array）开发而设计。本教程将引导你逐步入门Vivado，掌握其基本操作和设计流程，以便后续深入学习。 一、Vivado概述 Vivado是...
vivado MBUFG_GROUP
cckkppll的博客
08-03 462
vivado MBUFG_GROUP
STM32G474CBT6之HAL_RCC_ClockConfig()问题？
最新发布
weixin_42550185的博客
08-06 509
最近在阅读HAL_RCC_ClockConfig()函数时，我发现一个问题，问了群里的研发人员，大家也认为是一个bug，但是这个bug很难表现出来，因为后面的程序将前面的错误给修改了，但对于局部来说，是一个bug。
【Verilog-CBB】开发与验证（2）——单比特信号CDC同步器
记录所学，分享知识，结识挚友
08-03 488
多时钟域的设计中，CDC处理的场景还是蛮多的。单比特信号在CDC时，为保证信号采样的安全性，降低亚稳态，必须要对信号做同步处理。CDC从时钟的快慢关系来说分为两种case：快到慢、慢到快。对于脉冲型的控制信号，在以上两种case中都需要满足如下条件才能保证控制信号CDC的安全性：源端控制信号的脉冲宽度>1.5倍目的端时钟周期 （即 ”三时钟沿“ 要求）。一般建议以上条件中1.5增大为2。在设计同步器时需要注意，源端控制信号必须为寄存器输出。否则组合逻辑的毛刺可能会影响目的端的采样。
适用FPGA的小型神经网络（二）
OpenFPGA的博客
08-02 407
前一篇文章介绍了LeNet和AlexNet是非常适合入门的神经网络，今天稍微进阶一点，复杂一些。VGGVGG(Visual Geometry Group)是牛津大学的Karen Simonyan和Andrew Zisserman在挑战2014年的ILSVRC时提出的系列模型。基于模型研究和比赛结果，两人发表了论文《Very Deep Convolutional Networks For Large...
vivado中为什么使用ceil函数会报错
05-03
在Vivado中使用C语言的标准库函数需要添加相应的头文件。如果使用了`ceil()`函数但没有添加`math.h`头文件，则会报错。因此，需要在文件开头添加以下代码： ```C #include <math.h> ``` 另外，Vivado中默认情况下是不支持使用浮点数的，如果需要使用浮点数，需要在项目设置中进行配置。具体操作为：在工具栏中选择“Project”->“Project Settings”->“Simulation”->“ModelSim”->“Compile Options”，然后在“Other VHDL or Verilog files”中添加以下代码： ``` +define+FPV ``` 这样就可以在Vivado中使用`ceil()`函数了。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值