AXI-UARTLITE研究小结

最新推荐文章于 2024-05-02 00:30:00 发布
最新推荐文章于 2024-05-02 00:30:00 发布
阅读量1.1k 收藏 24
点赞数 20
分类专栏： Zynq开发 文章标签： arm开发 驱动开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/strawberrypll/article/details/137271087
版权
本文介绍了在Zynq项目中遇到的UARTLITE中断丢包问题，对UARTLITE进行了深入研究。内容涵盖UARTLITE特性、模块组成、工作原理及寄存器详解，强调了中断机制、错误处理和使用步骤，并提供了中断处理函数的框架，为正确使用和避免收发异常提供指导。
摘要由CSDN通过智能技术生成

研究背景

项目需要使用到Zynq的UARTLITE核，在测试过程中发现，使用中断方式收串口数据时，会丢包，为了排查该问题，对UARTLITE进行了详细研究，形成该小结。

UARTLITE简介

该小结内容摘自UARTLITE的datasheet。

UARTLITE特性

datasheet中列出的UARTLITE feature有如下几点：

  • 接口为AXI接口，具体为 AXI4-Lite
  •  全双工，一个发送通道一个接收通道
  • 内置一个收fifo和有一个发fifo，大小均为16字节，fifo大小不可配
  • 数据位支持5~8比特，可配置
  • 校验位可配置，支持奇校验、偶校验和无校验
  • 波特率可配置

值得注意的是，数据位、校验位以及波特率的配置，均不支持在PS端配置。

UARTLITE模块组成

UARTLITE组成框图如上图所示，由AXI接口模块、UARTLITE寄存器模块以及UART控制模块三个部分组成，其中：

  • 寄存器模块只包含4个寄存器，分别是收数寄存器、发数寄存器、状态寄存器以及控制寄存器；
  • 控制模块包含一个独立的波特率生成器，以及一个控制单元，用于控制中断信号的输出。
    • <
最低0.47元/天 解锁文章
strawberrypll
关注
专栏目录
Xilinx AXI Uartlite IP核的使用
Crazzy_M的博客
03-25 1万+
Xilinx AXI Uartlite IP核的使用 说明：通过AXI Uartlite IP核实现FPGA与PC的串口通信。 环境：Vivado2018.3。 IP核：AXI Uartlite(2.0)。 参考手册：pg142-axi-uartlite。 AXI协议资料：AXI 文章目录1.串口通信协议1.1基础知识：1.2串口传输格式1.3深入理解波特率2.串口是怎样传输数据的2.1串口数据解析3.AXI Lite协议3.1 AXI介绍3.2 Uart_AXI_Lite接口3.3 AXI-Lite接口介
MicroBlaze系列教程（4）：AXI_UARTLITE的使用
whik1194的博客
02-12 1615
是Xilinx提供axi-lite接口的通用串口IP核，用AXI-Lite总线接口和用户进行交互，速度可以根据不同的芯片调整，总的来说使用比较简单，收发数据也比自己写的串口驱动程序要稳定，内部有16个字节的收发FIFO，数据位支持5-8位，可配置奇偶校验，可配置波特率。可以自己写AXI-LITE的逻辑代码来驱动，也可以挂载在MicroBlaze处理器总线上，使用C代码来驱动。axi-uartlite支持ISE、Vivado开发环境，支持Xilinx所有的FPGA芯片。本文以串口控制LED。
axi-lite总线实现uart，实现了axi总线的dma
08-08
实现了axi-lite总线的uart，并实现了axi总线的dma，详尽的仿真文件，pynq zynq可直接下板
axi_uartlite_ds74125.zip
06-25
在SOC的搭建过程中，CPU通过AMBA规范的AHB-lite总线通过控制模块和外部设备进行数据的交互，这里用Verilog描述了一个串口，实现了CPU和外部设备的数据交换和通信。
【JokerのZYNQ7020】AXI_UARTLITE。
Joker_是小王的博客
03-31 2819
软件环境：vivado 2017.4 硬件平台：XC7Z020 本月的这一篇呢，主要说的是axi_uartlite这个模块，利用这个模块，我们可以将pl部分的pin复用为uart的rx和tx，交给ps来操作，相当于无形之中给ps扩展了许多uart接口，所以特别适用于板子需要跟许多外部串口设备通讯，而ps只有两个uart能同时使用，无法满足需求的情况。这篇里会先说SDK裸机程序怎么跑，后面会说linux下怎么利用这个模块与外部串口设备通讯。 ...
在PS端对两个axi_uartlite中断的使用
qq_17169835的博客
07-03 5469
由于项目需要多个UART，所以在用了两个IP核实现UART的功能。 开发板环境：vivado 2017.4 ，开发板型号xc7z020clg400-1，这个工程主要功能是自定义两个axi_uartlite IP核，实现他们的中断接收。 在实验中遇到的问题（PS：在网上查找了很多资料，花了不少时间才填完的坑）： 1：两个IP核的中断怎么连接到PS端 2：在Xilinx SDK中如何对axi_uartlite IP核的中断如何进行配置 1：两个IP核的中断怎么连接到PS端： 添加zynq7...
ZYNQ PS使用axi uartlite进行串口收发
qq_36365231的博客
12-29 2926
由于使用的ZYNQ PS部分只有两个串口，其中一个还当成了控制台用，串口不够用，于是使用PL的逻辑部分并利用IP核：AXI UARTLITE 为PS增加串口数量，并添加了AXI TIMER。 Vivado和Vitis为2020，PS为裸机使用。 包含以下内容： 1、Vivado的配置 2、axi uartlite代码 3、axi timer代码 4、利用IP核：axi timer，实现类似串口空闲中断的功能，这种思路我在FPGA、单片机和一些软件开发时经常使用，比较方便。 5、使用效果
xilinx axi_uartlite资料
02-02
用于zynq的嵌入式部分的基于axi的串口
AXI-UART016550研究小结
strawberrypll的专栏
04-08 1197
本文介绍了Xilinx UART16550核的中断、寄存器以及使用注意事项，具有较强的工程指导效果
ZYNQ PL扩展串口_使用UartliteIP核
07-19
zynq的PL通过UartliteIP核扩展串口，PS通过中断处理串口数据。开发环境为vivado2018.3，资源里有文档教程，有工程文件。扩展的串口可以发送任意长度的数据，也可以接受任意长度的数据。
FPGA 学习笔记：Vivado 2018.2 MicroBlaze Uartlite 配置
坚韧与专注
08-28 1528
FPGA 学习笔记：Vivado 2018.2 MicroBlaze Uartlite 配置
目标检测YOLO实战应用案例100讲-基于FPGA的目标检测硬件加速技术及其应用研究(下)
最新发布
qq_36130719的博客
05-02 270
PL侧的静态功耗为0.203w，PS侧功耗为1.284w，MMCM的功耗为0.122w，DSP的功耗为0.201w，BRAM的功耗为0.1w，逻辑翻转、普通信号和时钟的动态功耗分别为0.301w、所用的时间为1.608352490421456秒，图中的Out[18]则是测试图片的最终检测输出结果，可以看到系统检测到图中的马的概率为0.94、人的概率为0.94、狗的概率为0.88。均贴合草莓，位置检测准确；可以看到，对于成熟的草莓的检测效果是很好的，准确率可以达到95%，但是检测未成熟的草莓的准确。
目标检测YOLO实战应用案例100讲-智能目标检测系统在FPGA中的设计与实现
qq_36130719的博客
06-06 2270
本文结合FPGA芯片的高并行、低功耗、可重配置等优势，对基于卷积神经网络结构的目标检测算法，在端侧场景下的加速与部署进行研究与实现。本章节对本文涉及到的基本理论知识与技术手段进行介绍，为后续系统的方案分析与系统设计奠定理论基础。首先，介绍了卷积神经网络的基本组成部分及其原理。然后，对FPGA及其开发技术进行简单介绍。最后，对当前常用的部分基于FPGA的卷积神经网络加速方法进行概述。
AXI_UART调试说明-PS使用AXI_Uartlite拓展PL端串口资源
小yu宇
11-14 3762
本例程是在xc7z010clg400_1实现，若导入至复旦微电子需更改为xc7z045iffg900-2L （目录中带*号的可略过） 背景：PS端UART资源有限，难以满足实际运用中多串口的需求。 具体方法：PS通过AXI总线调用PL的资源进行UART的拓展，本说明采用vivado自带的IP核AXI Uartlite完成，属于AXI_GPIO。
AXI Uartlite学习（二）UART LOOP
热门推荐
dongkobe的博客
12-16 1万+
硬件平台：Zedboard 软件环境：Vivado 2015.2  参考例程：xuartlite_low_level_example.c //***************************************************************** 1、UART LOOP工程介绍     本节要在PL中使用AXI Uartlite这个串口IP。这个
ZYNQ axi_uartlitle IP核扩展232或者422
wangjie36的博客
03-11 4856
嵌入式Linux系统中，串口被看成终端设备(tty），包括3个结构体:uart_driver/uart_port/uart_ops定义在文件 include/serial_core.h中，实现一个uart驱动程序要实现返3个结构体即可。因为串口fifo只有16字节，所以，发送函数先关中断，接着将数据写入fifo中，最后开中断，发送完毕会触发中断，中断函数根据NumBytes、fifo状态和已发送字节数，继续关中断，发送数据，开中断，触发中断，如此循环，直到所有数据都发送完。1，生成 Bit 文件。
AXI-uartlite IP核快速使用
qq_1096217361的博客
04-29 1万+
文章目录AXI-uartlite IP核简介IP核用户接口端口描述AXI-Lite接口基本使用发送地址或数据读数据AXI-uartlite IP核寄存器介绍简单的AXI-uartlite控制模块 本文属于使用经验总结，未尽之处不必纠结 AXI-uartlite IP核简介 AXI-uartlite 是Xilinx提供的驱动串口的IP核，用AXI-Lite总线接口和用户进行交互，速度根据不同的芯片调...
pg142-axi-uartlite.pdf
06-21
### 回答1： pg142-axi-uartlite.pdf 是关于 AXI-UART Lite 的文档。AXI-UART Lite 是 Xilinx 公司的一款串口通信 IP 核，它是用于与外界设备进行数据传输的一种通信方式。该 IP 核通过 AXI4-Lite 接口与处理器相连，能够处理多种数据格式，包括 8 位数据、无奇偶校验、无流控制等。 pg142-axi-uartlite.pdf 文档详细介绍了 AXI-UART Lite 的各种特性、使用方法和配置方式。文档中描述了该 IP 核的接口、寄存器及寄存器的配置方法，以及该 IP 核支持的数据传输方式、时序图和应用场景。同时，该文档还提供了一些示例代码以供开发人员参考，展示如何在实际应用中使用 AXI-UART Lite。 总之，pg142-axi-uartlite.pdf 文档是一份非常详细的 AXI-UART Lite 使用手册，它为开发人员提供了丰富的技术资料和实践经验，使得开发人员可以更加轻松地使用该 IP 核，快速、高效地完成各种串口通信任务。 ### 回答2： pg142-axi-uartlite.pdf 是一份介绍 AXI-UARTlite 的技术文档。AXI-UARTlite 是一种串口通信 IP，该文档详细介绍了它的特点、寄存器映射、时序图以及使用方法等方面的内容。 在介绍特点方面，文档强调了 AXI-UARTlite 在高效传输数据、低功耗、灵活配置等方面的优势。在寄存器映射方面，文档列出了各个寄存器的地址和功能，同时还给出了相关寄存器的位域描述和初始化值等信息，方便使用者进行开发。时序图方面，文档给出了 AXI-UARTlite 的时序图，包括时钟和复位的时序，以及数据传输时的时序等，帮助使用者更好地理解 AXI-UARTlite 的工作原理。 通过学习该文档，我们可以深入了解 AXI-UARTlite 的设计和使用方法，为开发串口通信相关的硬件和软件提供了很好的参考。同时，对于硬件工程师和嵌入式软件工程师而言，学习 AXI-UARTlite 技术也是一项重要的技能，能够更好地满足各类应用的通信需求。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值