MicroBlaze系列教程（4）：AXI_UARTLITE的使用

本文是Xilinx MicroBlaze系列教程的第4篇文章。

AXI_UARTLITE简介

axi_uartlite是Xilinx提供axi-lite接口的通用串口IP核，用AXI-Lite总线接口和用户进行交互，速度可以根据不同的芯片调整，总的来说使用比较简单，收发数据也比自己写的串口驱动程序要稳定，内部有16个字节的收发FIFO，数据位支持5-8位，可配置奇偶校验，可配置波特率。可以自己写AXI-LITE的逻辑代码来驱动，也可以挂载在MicroBlaze处理器总线上，使用C代码来驱动。axi-uartlite支持ISE、Vivado开发环境，支持Xilinx所有的FPGA芯片。本文以串口控制LED为例，介绍axi-uartlite的基本收发函数、中断接收的应用。

MicroBlaze添加串口IP

在MicroBlaze终添加axi_uarlite IP核，并挂载到AXI-LITE总线，双击IP核配置所需的波特率、数据位、校验位等。

如果使用中断功能，还需要把中断管脚连接到AXI_INTC IP的中断输入端口，中断优先级根据需要选择。