AXI-UART016550研究小结

最新推荐文章于 2024-06-30 17:32:51 发布
最新推荐文章于 2024-06-30 17:32:51 发布
阅读量1.1k 收藏 27
点赞数 30
分类专栏： Zynq开发 嵌入式开发 文章标签： arm开发 驱动开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/strawberrypll/article/details/137503408
版权
本文详细介绍了UART16550的特点，包括AXI接口、兼容性、配置选项以及内置功能。深入探讨了UART16550的模块组成，特别是其寄存器如RBR、THR、FCR等的用途。此外，还提到了中断机制和使用注意事项，强调了正确配置FIFO和中断处理的重要性。
摘要由CSDN通过智能技术生成

研究背景

在研究UARTLITE时顺带对UART16550进行了研究，对于UARTLITE的研究详见AXI-UARTLITE研究小结-CSDN博客。

UART16550简介

该小结内容摘自UART16550的datasheet。

UART16550特性

datasheet中列出的UART16550 feature有如下几点：

  • 接口为AXI接口，具体为 AXI4-Lite
  • 兼容16450和16550（本文只研究16550）
  • 支持默认配置：波特率9600,8位数据位，1位停止位，无校验
  • 支持标准的串口配置：
    • 每个字符支撑5、6、7或8个bit
    • 支持奇校验、偶校验及无校验
    • 支持1、1.5、2位停止位
    • 内置波特率发生器及独立的接收时钟
    • 支持模式控制（主要是控制串口回环、RTS、DTS等）
    • 支持接收、发送、线路状态机模式控制中断
    • 错误起始位检测及恢复
    • 换行检测及生成
    • 内置回环诊断功能
    • 16字节收发FIFO

以上参数均支持在PS端进行配置。

UART1

最低0.47元/天 解锁文章
strawberrypll
关注
专栏目录
ZYNQ axi uart16550 IP核扩展485接口使用
wangjie36的博客
09-22 1万+
一，AXI UART 16550简介 用于通用接收/发送异步传bai输信息的串口安装在一个称作“UART”的芯片旁边。 PC机早期使用UART的型号是8250和16450，这两种型号都不能满足需要。 目前普通的PC机使用的是16550的UART，最新型的UART是16650和16750，通常这样的芯片不安装在系统板上。 UART16550除了拥有AXI UART Lite的全部功能外，还提供1.5bit和2bit停止位，在可配置波特率的基础上还可以使用外部时钟供给串口接收模块，经测试发现，其波特率可
16550驱动程序完整例程
08-19
这是一个windows驱动示例，可以用于16550兼容的串口设备，感兴趣的可以参考下，无需积分
16550串口控制器应用实 程序
10-20
16550串口控制器应用实验 一、实验目的 1．掌握16650的工作方式及应用； 2．学习PC机串口的操作方法。 3．掌握使用16650实现双机通信的软件编制和连接技术。
ZYNQ linux uart16550使用
最新发布
weixin_48901126的博客
06-30 645
zynq在Linux环境下uart16550的使用
16550_serpi-master_16550_16550驱动_linux串口_UART16550_
10-02
UART 16550 串口驱动程序的linux源代码
Xilinx学习--AXI UART 16550 v2.0
weixin_38384271的博客
11-09 3230
作用：串口数据收发IP核。
ZYNQ UltraScale MPSOC，使用PL端AXI_UART16550IP核，且在PS端控制下实现RS485通信，接收不同帧长报文数据-----中断方式
Howe Tan 浪漫的季节的博客
06-24 5040
ZYNQ UltraScale MPSOC，使用PL端AXI_UART16550IP核，且在PS端控制下实现RS485通信，接收不同帧长报文数据-----中断方式。硬件环境：Xilinx ZynqMP XCZU15eg-ffvb1156-2-i软件环境：
UART16550技术文档
06-05
UART16550的技术文档，对其进行了详细说明
AXI UART 16550 IP核简介
u011565038的博客
05-15 1916
AXI UART 16550 IP核实现了PC16550D UART的硬件和软件功能，该UART可以在16450和16550 UART模式下工作。
uart_16550
04-06
uart_16550，VHDL语言，供参考学习使用
uart_16550的逻辑core代码，已测试通过
02-20
串口16550的core代码，UART16550的基本结构由CPU接口模块、波特率发生器、FIFO控制器、发送/接收FIFO和发送/接收模块共7个部分组成。 CPU通UART的CPU接口模块配置整个UART, 波特率发生器在CPU写入初始值后产生需要的波特率,控制发送和接收模块在设定的波特率下工作。CPU通过接口模块向发送 FIFO内写入需要发送的8位数据,同时发送模块开始读取FIFO中的数据,并加入起始位、奇偶校验位和停止位后以串行发送的方式传输给串行接收设备。
添加16550 UART IP内核的遇到问题.docx
02-04
zynq的AXI uart 16550 配置
AXI-UARTLITE研究小结
strawberrypll的专栏
04-08 1113
本文介绍了Xilinx的UARTLITE核的原理及寄存器详解，同时介绍了在PS端使用UARTLITE核的使用步骤及注意事项。具有非常强的工程指导效果
FPGA 学习笔记：Vivado 2018.2 MicroBlaze Uartlite 配置
坚韧与专注
08-28 1528
FPGA 学习笔记：Vivado 2018.2 MicroBlaze Uartlite 配置
目标检测YOLO实战应用案例100讲-基于FPGA的目标检测硬件加速技术及其应用研究(下)
qq_36130719的博客
05-02 269
PL侧的静态功耗为0.203w，PS侧功耗为1.284w，MMCM的功耗为0.122w，DSP的功耗为0.201w，BRAM的功耗为0.1w，逻辑翻转、普通信号和时钟的动态功耗分别为0.301w、所用的时间为1.608352490421456秒，图中的Out[18]则是测试图片的最终检测输出结果，可以看到系统检测到图中的马的概率为0.94、人的概率为0.94、狗的概率为0.88。均贴合草莓，位置检测准确；可以看到，对于成熟的草莓的检测效果是很好的，准确率可以达到95%，但是检测未成熟的草莓的准确。
目标检测YOLO实战应用案例100讲-智能目标检测系统在FPGA中的设计与实现
qq_36130719的博客
06-06 2269
本文结合FPGA芯片的高并行、低功耗、可重配置等优势，对基于卷积神经网络结构的目标检测算法，在端侧场景下的加速与部署进行研究与实现。本章节对本文涉及到的基本理论知识与技术手段进行介绍，为后续系统的方案分析与系统设计奠定理论基础。首先，介绍了卷积神经网络的基本组成部分及其原理。然后，对FPGA及其开发技术进行简单介绍。最后，对当前常用的部分基于FPGA的卷积神经网络加速方法进行概述。
pg142-axi-uartlite.pdf
06-21
### 回答1： pg142-axi-uartlite.pdf 是关于 AXI-UART Lite 的文档。AXI-UART Lite 是 Xilinx 公司的一款串口通信 IP 核，它是用于与外界设备进行数据传输的一种通信方式。该 IP 核通过 AXI4-Lite 接口与处理器相连，能够处理多种数据格式，包括 8 位数据、无奇偶校验、无流控制等。 pg142-axi-uartlite.pdf 文档详细介绍了 AXI-UART Lite 的各种特性、使用方法和配置方式。文档中描述了该 IP 核的接口、寄存器及寄存器的配置方法，以及该 IP 核支持的数据传输方式、时序图和应用场景。同时，该文档还提供了一些示例代码以供开发人员参考，展示如何在实际应用中使用 AXI-UART Lite。 总之，pg142-axi-uartlite.pdf 文档是一份非常详细的 AXI-UART Lite 使用手册，它为开发人员提供了丰富的技术资料和实践经验，使得开发人员可以更加轻松地使用该 IP 核，快速、高效地完成各种串口通信任务。 ### 回答2： pg142-axi-uartlite.pdf 是一份介绍 AXI-UARTlite 的技术文档。AXI-UARTlite 是一种串口通信 IP，该文档详细介绍了它的特点、寄存器映射、时序图以及使用方法等方面的内容。 在介绍特点方面，文档强调了 AXI-UARTlite 在高效传输数据、低功耗、灵活配置等方面的优势。在寄存器映射方面，文档列出了各个寄存器的地址和功能，同时还给出了相关寄存器的位域描述和初始化值等信息，方便使用者进行开发。时序图方面，文档给出了 AXI-UARTlite 的时序图，包括时钟和复位的时序，以及数据传输时的时序等，帮助使用者更好地理解 AXI-UARTlite 的工作原理。 通过学习该文档，我们可以深入了解 AXI-UARTlite 的设计和使用方法，为开发串口通信相关的硬件和软件提供了很好的参考。同时，对于硬件工程师和嵌入式软件工程师而言，学习 AXI-UARTlite 技术也是一项重要的技能，能够更好地满足各类应用的通信需求。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值