cadence 六层板布局走线技巧

1、布局
对于重要，多引脚元器件要精准定位；如DDR，FPGA，FPC排线等，对于外部接口要精准定位；对于较高元器件要精准定位；

1. 制作合适的定位孔，预留为定位孔预留足够的余量
2. Package Keepin 预留2mm，Route Keepin预留0.5mm,线宽均为0mm
3. 空
   2、层级排布
   计划层级排布：
   
   1. —–TOP
   2. —–GND
   3. —–Sig1,Power
   4. —–Power
   5. —–GND
   6. —–Bottom

实际层级排布：

1. —-Top
2. —-GND
3. —-Power
4. —-Sig1
5. —-GND
6. —-Bottom

注：
原则上3层信号层，3层电源层，其中GND为2、5两层，3、4中间层为Power和中间信号层。若中间信号层走线较少，可适当在中间信号层对Power进行敷铜。

3、走线
走线和布局可同时进行，同样按照先难后易，先固定后可变的原则。对于DDR FPGA FPC排线等进行优先布局和布线。使用5mil（0.127mm）的信号线走线线宽，电源线采用(16mil)0.4mm的线宽，理论上10mil的线可过电流为1A。

1. 对于重要信号，要进行差分布线，设定布线组，并进行绕等长处理。
2. 对于FPGA等多引脚功能无关引脚，可设置成组，方便进行swap pin操作。
3. 对于BGA封装器件，先进行排线，引出最外侧两层引脚，然后进行排线，对于内层较难引出排线的引脚，可适当引到其它层。
4. 对于DDR数据线尽量保证数据线为一簇，时钟线与数据线隔离。
5. 两个芯片的连线最多经过两个过孔。
6. 可以选中原理图，然后链接到PCB，通过这样的方式，可以有效选中特定的元器件。
7. 对于不能再引脚旁，引出线的，可以引到外面，更远的地方引线。
8. 对于BGA中的GND和Power，在布线的时候就要引出线，避免走线过密，出现未连接的GND和Power。
   .