cadence 原理图orcad使用总结篇二：FPGA/CPLD换PIN方法

平时原理图设计过程中，FPGA和CPLD换PIN是一件在刀尖上跳舞的细活，换PIN务必保证准确无误；博文主要包括两部分：

第一部分：BANK直连换PIN；

第二部分：不同页面的PIN之间的串阻网络调整

第一部分：BANK直连换PIN；

1.LAYOUT工程师会提供一份换PIN表格，格式如下图：

 2. 打开原理图，找到换pin list文件里FPGA BANK对应的网络。这里可以把FPGA的每个BANK里的网络与BANK一一对应起来，

注意只选中网络右击选择edit properties；进入property edit界面后，在下方选择“Aliases”,进入Aliases页面

 3. 在换PIN表格里面新建一页命名为对应的BANKX；选择将“Name”列全部复制到新的excel里面的对应BANKx里面；可以直接把对应BANK里面的所有网络按照下面方式全部拷贝出来放在第一列：