PCB EMC设计中的一些基本原则

“ PCB作为功率和信号的主要载体，设计的好坏直接影响系统的EMC性能的，本文针对一个老生常谈的话题——Layout中如何进行EMC设计写了几点总结。 ”

01

环路最小化原则

在处理高频的电源或信号电流相关走线时，要时刻思考一个问题：如何减小整个环路的面积。信号电流总是要返回到它们的源头，即电流路径总是回路，且它们走的一定是阻抗最小的路径。所以，在MHz或更高的频率下，信号的电流路径相对容易识别。这是因为高频时阻抗最小的路径一般是电感最小的路径，一般是使环路面积最小的路径，电流会尽可能地靠近流出电流的路径返回。而在低频（一般kHz频率及以下），阻抗最小的路径往往是电阻最小的路径，这会导致低频电流更难识别，它们会沿着整个单板扩散开来，重要的电流返回路径可能与流出的电流路径距离较远。

02

不要跨分割或切断信号的参考平面

在设计信号走线时，一个非常重要原则是要为信号的返回电流提供一个完整的参考平面。这里以一组微带线的仿真对比为例展开讲讲，通过下图的CST仿真结果可以明显地看出信号跨分割带来的危害。当信号的参考平面被切割时，从射频角度而言，信号线的阻抗将变得不连续，回波损耗S11增大，信号质量变差。而从EMC的角度来看，电流的返回路径被拉长，整个环路电感增大，根据1m的电场仿真结果，间隙对低频影响较小，而随着频率的升高，间隙导致的辐射逐渐增强。但并不是频率越高，辐射就越强，这与间隙以及微带线的结构都有关，未来的仿真课程中会涉及这部分内容，这里不展开描述。

因此，如果不是为了规避信号的低频耦合问题，因尽量保证信号线的参考平面是完整的，如果一定要切割，可以在间隙处增加跨接电容进行优化。

03

不要在连接器之间走高速信号

为什么连接器的布局也会影响到系统的EMC指标？当信号的频率在几百MHz量级时，对应的波长约为1m或更长。此时的PCB板上的长走线构成的天线可能性较低，辐射效率也低。然而，当这些信号线通过PCB板上连接器，连接至外接电缆或其他设备时，却很有可能会构成一个辐射天线。

PCB上的走线电压差通常与回路中流过的电流成比例，当所有连接器都沿电路板的一个边缘放置时，它们之间的电压往往可以忽略不计。位于连接器之间的高速电路很容易在连接器之间产生几毫伏或更大的电位差。这些电压可以将电流驱动到连接的电缆上，导致产品超过辐射发射要求。同理，不应将具有高频成分的信号电路放在I/O组件的下方。

04

尽量减少高频信号的走线长度与换层次数

减小走线长度与减小环路面积的原理是一样的。同时，更应该关注的是不要让关键的信号网络进行过多的层转换。每次转换都会损失一些能量，并且更难以保持对电流返回路径的控制，另外，过孔导致的阻抗不连续也会降低信号的质量。

05

有隔离度要求的信号避免投影重叠

对于高频信号（如射频信号），在设计时应保证其相邻平面层或隔层（高隔离度要求时）避免出现投影平面重叠。因为在长直平行走线的情况下，出现投影重叠时，走线间的容性耦合会导致信号线的隔离度急剧恶化，从而出现噪声耦合的现象。

06

混合信号系统中分层及布局区分

对于复杂的单板，最好的EMC控制策略是按功能进行划分，所有电源层和走线层都应布在同一层内，确保不同的电压平面不重叠，并有助于最大限度地减少电源总线之间的噪声耦合。数字信号与模拟信号、高速与低速应分开布局，减小各自间的互相干扰。

07

PCB布局充分考虑信号流的顺畅

对于高速信号电路PCB板的设计，我们在预布局时就应充分考虑器件相对位置对信号流向的影响。如果没有遵循“顺畅”的原则，器件来回环绕会增大信号流的环路面积，从而导致系统内EMC问题，出现信号串扰、功能紊乱等。

08

未使用的数字信号输入不要悬空

未使用的数字信号输入引脚应接高电平或低电平，因为耦合到浮动输入的少量噪声可能会导致输入状态的改变。即使该输入的状态被逻辑忽略，一个开关输入也可以触发数十个内部逻辑门的开关，这会给电源总线带来噪声。

高速IC、晶体振荡器能否放置在PCB边缘？

这个问题本质上与<高速信号线能不能沿着PCB板边（平行）走线？>是一致的，答案是：不建议，高速IC芯片、XO等与高速信号线放在PCB边缘不一定会有EMC问题。但同等情况下，放置在板内一定比放置在板边的走线好，无论是从EMI还是EMS角度而言均成立。这些器件或走线产生的dv/dt较高，如果在PCB边缘位置其对地的电容会因为参考地面不够大而减小，从而导致高频能量无法完全通过耦合电容回流大地，出现对外辐射增加的情况。这个可以参考上述的微带线仿真案例进行模拟与量化（边缘与板中心），感兴趣的同学可以自己试试。

更多精彩内容请关注“电磁学社”公众号

让电磁设计不再复杂！！！