![](https://img-blog.csdnimg.cn/20201014180756913.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
紫光同创 FPGA 开发与调试
文章平均质量分 79
洋洋Young
大学主修微电子专业,参加过全国大学生数学建模竞赛(省三等奖),目前任职FPGA开发工程师,从事视频图像处理相关工作,欢迎交流~
展开
-
紫光同创 FPGA 开发跳坑指南(五)—— DDR3 控制器 IP 的仿真
这段时间一直忙着工作项目的事情,今天终于抽出时间,分享一下紫光同创 DDR3 IP 的仿真经验 ~原创 2022-07-14 20:52:59 · 4022 阅读 · 17 评论 -
紫光同创 FPGA 开发跳坑指南(四)—— DDR3 控制器 IP 的使用
Logos HMEMC IP 提供了 3 组 AXI4 接口,3 组接口除了 wdata 和 rdata 位宽不同,其他端口功能与位宽一致。原创 2022-07-01 00:23:37 · 5844 阅读 · 84 评论 -
紫光同创 FPGA 开发跳坑指南(三)—— 联合 Modelsim 仿真
Modelsim 是 EDA 设计仿真工具,由 Mentor Graphics子公司 Model Tech 出品,在 FPGA 开发中用于验证数字电路设计是否正确。原创 2022-06-01 20:48:14 · 7001 阅读 · 0 评论 -
紫光同创 FPGA 开发跳坑指南(二)—— golden 位流
对于 SRAM 工艺的 FPGA 芯片,由于其配置存储单元是易失性的,FPGA 在断电之后内部配置信息将会丢失。原创 2022-05-28 21:05:27 · 4024 阅读 · 3 评论 -
紫光同创 FPGA 开发跳坑指南(一)—— 在线 debug
最近在调试公司一个项目的千兆以太网通信链路,项目用到紫光同创的 FPGA,正好利用空余时间记录一下紫光同创 FPGA 的调试过程。原创 2022-05-25 21:32:39 · 5964 阅读 · 0 评论