AXI VDMA 是 Xilinx 官方提供的高带宽视频 DMA IP,用于实现 AXI4-Stream 视频数据流与 AXI4 接口数据的转换,同时提供帧缓存与帧同步控制功能。本文主要介绍 AXI VDMA 的基本结构与原理,并简要介绍 VDMA 的配置与使用方法。
目录
1 VDMA 简介
在前面《Zynq 芯片介绍》一文中,我们知道 Zynq 内部包含一个存储器单元,其中 DDR 内存控制器提供对 1GB 数据的访问,并且 PL 与 PS 对用户数据的访问是共享的。
PS 端可以通过读写相应寄存器的方式,将数据写入 DDR3 或者从 DDR3 中读取数据。而对于 PL 端而言,则需要借助 AXI_HP 接口,才能实现对 DDR3 的访问。
S_AXI_HP0 和 S_AXI_HP1 是内存控制器专用接口,采用 AXI4 协议规范,HP 表示 High Performance,同时由于 DDR 读/写操作由 PL 端发起,所以这里是 AXI Slave 接口。
</