Xilinx FPGA 开发
文章平均质量分 86
洋洋Young
大学主修微电子专业,参加过全国大学生数学建模竞赛(省三等奖),目前任职FPGA开发工程师,从事视频图像处理相关工作,欢迎交流~
展开
-
【Xilinx FPGA】异步 FIFO 的复位
FIFO(First-In-First_Out,先入先出)是一种的存储器类型,在 FPGA 开发中通常用于数据缓存、位宽转换或者跨时钟域(多 bit 数据流)。在使用异步 FIFO 时,应注意复位信号是否遵循相关要求和规范,避免数据丢失或损坏。本文主要介绍 Xilinx FPGA 对异步 FIFO 复位的时序要求,并参考 IP 核仿真工程设计异步 FIFO 的复位逻辑。原创 2024-01-06 21:21:43 · 3673 阅读 · 0 评论 -
【Xilinx FPGA】DDR3 MIG IP 仿真
Memory Interface Generator (MIG 7 Series)是 Xilinx 为 7 系列器件提供的 Memory 控制器 IP,使用该 IP 可以很方便地进行 DDR3 的读写操作。本文主要记录 Xilinx DDR3 MIG IP 的仿真过程,包括 IP 配置和 DDR3 读写仿真两部分内容。原创 2023-06-09 19:43:12 · 2823 阅读 · 0 评论 -
【Xilinx FPGA】DDR3 MIG 时钟管脚分配
之前验证板卡 FPGA 芯片管脚,测试工程使用内部 PLL 生成的时钟作为 DDR3 的参考时钟。后来尝试将参考时钟改为外部 100M 晶振时钟,发现 MIG IP 配置工具找不到相应管脚,这说明 Xilinx DDR3 MIG IP 时钟管脚有特殊的分配规则。原创 2023-03-17 21:09:47 · 2157 阅读 · 0 评论 -
【Xilinx FPGA】初识 SelectIO 与 DDR 电路
DDR 是双倍数据速率(Double-Data-Rate)的英文缩写,千兆 PHY、DDR3 芯片的数据接口就使用了这一技术。本文主要讨论 Xilinx 7-Series FPGA SelectIO 资源的内部结构和使用方法。原创 2022-09-28 21:02:20 · 2189 阅读 · 0 评论 -
【Xilinx FPGA】DDR3 IP 的学习与调试记录
Xilinx 提供了 7 系列 DDR3 控制器 IP,使用该 IP 可以很方便地在设计中实现 DDR3 的读写控制逻辑。本文记录了 Xilinx DDR3 IP 的学习与调试过程,FPGA 型号为 XC7A35T。原创 2022-08-30 12:43:34 · 1418 阅读 · 0 评论