- 博客(2)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 FPGA——可调时时钟设计（verilog）
可调时时钟 verilog模块1、该设计的主要点在于调整信号的产生，即按键的处理。在100khz的时钟下，产生按键前后的变化信号，此方法可代替检测按键边沿信号并消抖的模式。//-------------------------生成调整信号----------------------------- wire hour_adj ; wire sec_adj ; wire m
2017-12-07 02:30:59
7916
1
原创 FPGA——数码管动态扫描（verilog）
数码管动态扫描原理——FPGA代码1、动态扫描是利用人眼视觉滞留的特点，点亮某一位后，在人眼反应之前，进行下一位的显示，故而出现重影现象。而人的视觉暂留时间大约在1/24秒左右，所以应该保持24帧以上才会保持连续而不会出现闪烁，通俗来讲，应该在一秒内至少扫描24次。也就是每次扫描时间至少小于40ms 。 2、注意数码管的响应时间，一般为纳秒级，故扫描时间也不能太短。 3、本例使用四段数码管，50
2017-12-07 00:28:59
20379
6
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人