海思Hi3559CV100硬件设计Checklist

本文档主要介绍HI3559CV100芯片方案的硬件Checklist。

1、Checklist
1.1 芯片电源地的设计要求

√	Items	客户确认（PASS/NO PASS）	备注
	DVDD_media、DVDD、DVDD_CPU、DVDD_GPU电源的供电约束详情见《Hi3559CV100 硬件设计用户指南》中1.2.1小节。 四路CORE电源的实际电压由SVB动态调压电路控制，具体参考Hi3559CDMEB最新原理图。
	Hi3559CV100内核电源必须采用SVB调压电路，否则会出现不稳定或死机等不可预知的现象。
	内部复位电源上电顺序，请参见《Hi3559CV100 硬件设计用户指南》的1.2.5小节。 内部复位电源下电顺序，请参见《Hi3559CV100 硬件设计用户指南》的1.2.5小节。 外部复位电源上电时序，请参见《Hi3559CV100 硬件设计用户指南》的1.2.5小节 外部复位电源下电时序，请参见《Hi3559CV100 硬件设计用户指南》的1.2.5小节
	AVDD08_PLL与DVDD内核电源之间用磁珠（1000Ω@100M）进行隔离，并与周边电容组成π型滤波电路。 AVDD18_PLL与1.8V之间用磁珠（1000Ω@100M）进行隔离，并与周边电容组成π型滤波电路。 AVDD18_DDR0/1_PLL_AC和AVDD18_DDR0/1_PLL_DQ与1.8V之间用磁珠（1000Ω@100M）进行隔离，并与周边电容组成滤波电路。 详细请见《Hi3559CV100 硬件设计用户指南》的1.2.4章节。

1.2 主芯片时钟和RTC电路设计要求

√	Items	客户确认（PASS/NO PASS）	备注
	主芯片需要一个24MHz外接时钟，最大偏差±30ppm。
	内置RTC在固定分频模式，计时精度主要取决于外置晶体，请综合考虑晶体频率误差、温度漂移等因素，选择合适的晶体；对计时精度要求较严格的产品，建议选择外置高精度集成RTC。 注意：RTC、PMC和sensor hub模块都需要使用RTC时钟。
	晶体及Xin，Xout，RTC_XIN，RTC_XOUT信号走线越短越好且全程做包地处理，保证有完整的参考平面，晶体电路下不能有高速信号穿过。
	确保板面干净、整洁，防止锡渣粘连漏电，导致外置RTC晶体高湿环境不起振。

1.3 复位电路设计要求

√	Items	客户确认（PASS/NO PASS）	备注
	当Hi3559CV100选择内部复位时，BJ17管脚复用为SYS_RSTN_OUT功能。
	当Hi3559CV100选择外部复位时，BJ17管脚复用为WDG_RSTN功能，此时管脚为OD输出，必须外置上拉电阻。芯片上电后由外部复位电路对芯片进行复位。 该部分电路设计请参考《Hi3559CV100 硬件设计用户指南》1.1.2节。
	小系统相关的外设（例如：存放boot的flash器件）必须先于或同时与Hi3559CV100一起释放复位信号，否则可能会出现无法启动等异常情况。

1.4 DDR电路设计要求

√	Items	客户确认（PASS/NO PASS）	备注
	DDR部分的原理图和PCB必须完全拷贝海思的设计文件。 4PCS 4颗粒DDR4设计请拷贝Hi3559CDMEB的设计；8PCS 8颗粒DDR4设计请拷贝Hi3559CDMBPLUS的设计；LPDDR4设计请拷贝Hi3559CDMEBLITE的设计。
	为了增加DDR的可靠性，DDR Reset信号需要在颗粒侧增加1nF电容到GND。

来源：海思Hi3559CV100硬件设计Checklist-海思平台-一牛网论坛

更多芯片资料关注一牛网论坛 一牛网论坛 - 一流电子研发工程师学习交流分享电子技术应用的论坛!一牛网论坛为中国电子技术研发工程师提供最新技术资料与物联网应用设计方案,是国内一流电子工程师最受欢迎的互动交流论坛之一,汇集MTK,射频技术,高通,单片机,5G技术,嵌入式系统,PCB等电子研发技术资料下载,努力打造电子工程师乐园!https://bbs.16rd.com/