- 博客(32)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 示波器测试纹波探针和GND反接事故分析
长时间接触若电流大的话，要么烧坏被测板子供电输出的DC-DC,要么少烧坏示波器的探头的GND,但是这个GND是通过探头的线缆到示波器，承受DC-DC输出短路的功率短时间内应该不至于烧坏，除非功率很大。原来是被测供电的板子的供电通过示波器的探头的GND直接到GND了，那短路应该就是板子上的DC输出端对地短路。2.示波器和被测板子是否共地，探头和示波器的GND是通的，用万用表蜂鸣器打一下通度发现是通的，而被测板子的GND和市电的GND也是通的。刚刚说道的味道应该是板子上的DC-DC短路受损出现的。
2023-10-12 16:15:19
483
原创 allgor17.4和17.2&16.6的快捷键设置问题
**背景：***当同时安装allgor17.4和17.2&16.6时，17.4和后两者不在同一安装路径。一段时间之后发现17.2&16.6的快捷键失效无用了。先回顾一下allgor17.4的快捷键路径，网上搜一下，依葫芦画瓢，找到类似的路径：E:\Cadence174_install\share\pcb\text。再依葫芦画瓢，发现果然有，快捷键的这个env文件里面的快捷键都是恢复默认值。将这两处的快捷键复制加进去，重新打开17.2或者16.6，此时发现快捷键可用。
2023-09-27 11:03:58
880
原创 allegor的XNET设置
**背景：***差分线有串联电阻或者电容的情况下想设置包含电阻或者电容，然后，不限麻烦可以再串阻前后设置两次。可以手工创建PIN pair或者sig X plorer,首位选择起始和终点即可。先鼠标单击PCB上的电容或者其他串联器件，再create Model。model选择none,此时原来的XNET变成了NET。10的-7次方，算出来100nf=0.1uf=1。然后去设置规则里搜索这个网络，直接Ctr+f。按照上诉方式单击需要删除器件上的XNET。其中1e-07意思是1。此时XNET已经显现。
2023-09-26 18:02:23
446
1
原创 allegor如何输出带网络名的PDF装配图
但是有一个问题：allegor17.2输出的焊盘上的网络名有大有小，未知从其他地方能否设置成一致，上诉第一个步骤有设置网络名的字符大小的，但是似乎并没有用。而allegor17.4输出的部分PAD上的网络则无法体现，应该是设置的问题，但暂时无法设置。在17.2或者17.4版本的allegro中做如下步骤设置。输出的pdf如下，焊盘附带网络名。
2023-09-18 15:41:25
826
2
原创 allegor如何铺设网格铜皮
也看单击其他动态铜皮和静态铜皮，重复上诉5-6步骤。5.fill style选择Diag-both ,网格的线宽以及线距，网格的角度可根据实际需求设置。4.若需要修改网格铜皮的参数，可做如下操作：选择图形，然后右键进入parameters。2.点击要铺设的铜皮并设置需要铺铜的层，譬如在GND2层中铺设一个不规则矩形。在option的shape fill中选择static crosshatch。3.绘制完成铜皮只有点右键done，即可完成。1.最好是在allegor GXL中操作。
2023-08-14 16:38:54
714
原创 allegor如何制作添加拼板和工艺边
重复复制图示panel层以及拼版文件，copy,然后选择需要复制的对象，options选择use pick.鼠标点到复制基点，然后输入ix或者iy +复制距离。选择图形，选择结构边，然后拉伸结构边的矩形到两个结构边重合，然后再合并两个结构边，重复底层结构边合并操作。最后复制顶部的结构边到底部，再旋转180度，对准放置，再加上尺寸标注，至此大功告成。再拉两个panel层的线段，让两个结构边重合。allegor如何制作添加拼板和工艺边。
2023-08-07 17:22:20
1787
电源噪声与纹波问题探讨
2023-10-13
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人