fpga与海思BT1120调试问题记录

• 项目需要将图像数据通过BT1120发送到海思芯片，为了使海思能最大概率采集到正确数据，需要将bt1120的随路时钟与bt1120数据中心尽可能对齐。因此需要一个与bt1120数据产生时钟相移180°的时钟。
• 开始时通过反向器取反的方式输出一个随路时钟，发现海思时钟都不能接收到数据，反向时钟生成方式如下：

assign bt1120_clk_output = ~ clk_in;

• 综合出的原理图如下：
  
• 中间经过了一个查找表，不知道是不是经过查找表产生的时钟延时不能满足要求导致时钟不能中心对齐数据中心，加上PCB走线延迟进而不能采样到正确数据（100M下一个反相器延时真的有这么多吗？）。
• 解决方式为通过PLL输出相移180°的时钟，最大限度保证反向时钟的相位满足要求。
• 改了之后成功接收到数据