ARM 汇编的操作 设置CPU寄存器BASEPRI

本文介绍了在将RTOS移植到ARM Cortex-M3平台时,如何修改和设置基础优先级屏蔽寄存器BASEPRI。BASEPRI是一个独立的CPU寄存器,用于中断和异常屏蔽。通过特定的ARM汇编指令,如MSR,可以改变其值。在设置过程中,需要关闭中断以防止高优先级异常或中断的打断,确保系统稳定运行。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

前言

  • RTOS 移植到ARM平台上时,使用了较多的ARM汇编指令,需要修改 CPU 寄存器 BASEPRI

BASEPRI 是什么

  • 基础优先级屏蔽寄存器,设置为 0x00时,不屏蔽 任何异常

在这里插入图片描述

  • 这里使用 ARM Cortext-M3 系列的MCU,查看Cortext-M3的手册

在这里插入图片描述

  • 发现 BASEPRI 是一个独立的【CPU寄存器】,不同于【通用寄存器 R0 ~ R15】

操作方法

  • 需要了解 ARM CPU的寻址方式,如 设置 BASEPRI 寄存器为 0的方法
    MOV32   R2, #0    ; Restore BASEPRI priority level to 0
    CPSID   I    ; 禁用IRQ 中断响应,因为这里改的是CPU 异常屏蔽的寄存器
    MSR     BASEPRI, R2  ;  R2 其实为0,这里不能直接 #0 ,需要先放在通用寄存器中
    DSB
    ISB
    CPSIE   I    ; 使能 IRQ 中断响应

小结

  • 修改或设置 BASEPRI,需要寄存器寻址的方式,也就是不能使用立即数,需要把修改的值先放在一个通用寄存器中。调用 MSR指令去修改
  • 在设置CPU 的【中断屏蔽】【异常屏蔽】时,可以先关闭中断,防止【高优先级】的异常或中断的【打断】
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

zhangsz_sh

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值