- 博客(12)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 【STA】Cell Delay的计算
在综合中我们需要获取2个参数：Cell Delay和Output Transition前者是此cell的时延，后者是后级cell的Input Transition这个两个参数都可以通过查表获得实际计算是通过插值法，把Input Transition和Output Load带入，可以得到临近的四个坐标（X1,Y1）(X2,Y2),(X3,Y3),(X4,Y4)和对应的Z1、Z2、Z3、Z4四组值分别带入XYZ，可以得到4个4元一次方程，解出ABCD。
2025-04-06 23:21:02
1003
原创 【BES】create_generated_clock 工具的内在逻辑
3.generated_clock的-source master_pin尽量定义到一个master clk或generated_clk上，显式地表示其频率相位关系。2.generated clock的时钟源头是master clock，因此时序路径的源头是master_clock，存在source latency。2.generated_clock在定义时，到上一个master clk或generated_clk的路径要唯一。generated_clock定义在UMUX/Y端，并且是CLK的2分频。
2024-09-25 14:49:11
1096
原创 【RTL】异步FIFO格雷码的非2幂次用法
可以把限制降低为必须是偶数深度，比如一共是上图8个指针，实际只用6个，可以用1-6的数值，因为深度为2的幂次时，比如格雷码从7->0，可以保证只有1bit跳转。普通格雷码在异步FIFO中应用时，会有FIFO深度为2的幂次的约束。但是，从5->0，则不能保证只有1bit跳转，格雷码不可靠。其他情况同理，只要把头和尾截去相同数量即可。因为6->1的变换是符合1bit跳变的。
2024-07-22 16:11:32
410
原创 【STA】Latch时序分析
lauch时钟的数据最后一次能维持的沿 -----> capture时钟可能的最晚采样这次数据的沿（对latch来说“通”半个周期）lauch时钟的数据第一次跳变的沿 -----> capture时钟可能的最快采样这次数据的沿。
2024-07-22 15:39:24
652
原创 【STA】Arrial Time和Required Time的概念
经过的路径 + 时序余量 + library setup or hold time。站在DC STA的角度计算时序路径，而非站在寄存器建立/保持时间的直观方式。个人感觉用arrival， required计算更间接。T2 = 数据路径（包含Tco + 组合逻辑）Required是reg2。Arrial是reg2的。然后无脑算SLACK就行。T3 = 目的时钟路径。T1 = 源时钟路径。根据这里MCP的余量。
2023-07-28 16:27:41
641
1
原创 「Computer Architecture学习」 ARM A53 地址转换 example
ARM A53 地址转换 example我是图1.Instruction PathL1 32KB容量 ----- 2^1564B容量block ----- 2^6, block offset <6>512个cache line， 2-way ------ 256个set，每个set 2-way256个set ---- index<8>index实际是<8>，因此有2bit是与TLB转换出来的<16>拼一起变成<18>来搜索t
2020-07-13 16:21:13
279
原创 「Computer Architecture学习」 Virtual address to physical address example
Virtual address to physical address example1.此架构是如何转换虚拟地址的？简单的处理方式，page offset位宽 = L1 cache index + block offset 位宽，低位就是虚拟地址（也等于物理地址）此架构中，L1低地址用虚拟地址index，用物理地址比较Tag，是所谓的VIPT。其他方式在这里先不展开。（拍数问题存疑）第一拍：低位虚拟通过direct-map，直接index到一个L1 cache line，这是组合电路可以完成的，这
2020-07-09 02:37:46
421
LPDDR4_JESD209-4.rar
2020-07-08
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人