【RTL】如何计算FIFO深度

已于 2024-03-06 19:59:02 修改
阅读量591 收藏 8
点赞数 6
文章标签： fpga开发
于 2024-03-06 16:05:15 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/tedrushin/article/details/136479408
版权
本文详细探讨了FIFO（First-In-First-Out）深度的计算方法，特别是在直通和带一拍延迟的FIFO情况下，通过实例和倒推逻辑确定了最小深度，以及如何考虑在途信号和几乎满状态以优化深度设置。
摘要由CSDN通过智能技术生成

如何计算FIFO深度

经常会遇到一个问题，FIFO深度到底开多少。以一个常见的例子来说明思路。

1. 背景

读取一个I1O1的ram，读信号rd_en，在rd_en_3ff有效时，rd_data才有效。

--            _   _   _   _   _   _   _   _   _   _
-- Clock     | |_| |_| |_| |_| |_| |_| |_| |_| |_| 
--                    ___                          
-- rd_en     ________|   |_________________________
--                                ___              
-- rd_en_3ff ____________________|   |_____________
--           ____________________ ___ _____________
-- rd_data   ____________________X___X_____________

从读取者角度来看，读的数据流是不连续的，每次读都有“卡顿”
如果我们需要从读取的角度能够连续读取，则需要FIFO

2. 省流结论

1.如果FIFO是直通的，FIFO深度最小为3
2.如果FIFO src到dst有一拍，FIFO深度最小为4

3. 思路

1.FIFO的作用

没有fifo，每次读的时延是要等3拍
有fifo，fifo里面提前准备了mem的数据，则可以把时延消除。

假如fifo深度为1，读2次之后，新的读数据依然没有来，所以深度为1肯定不行。
那深度到底是3还是4？cycle级的老是想不清楚

2.确定FIFO行为

1.直通的FIFO，vld和rdy当拍就可以从一端传到另一端
2.从src到dst需要等一拍的FIFO
我们以第一种举例。

3.什么场景是corner case

1.假设fifo深度为N，dst不接收，先把这个fifo打满，打满后等几拍
2.dst_rdy一直拉高，src_vld一直拉高，构造输入输出满流量的情况，此时不能有断流现象。

4.从场景反推

1.这个场景中，fifo中的cnt是 先上升到满，再下降。下降到一定程度后，因为输入输出同时有效，则不变了。
2.直通FIFO在运行中，最极端情况是cnt=0，且输入输出都有效。那么他能正常运行的最低条件就是cnt = 0。
从cnt =0 反推，cnt = 1，=2，=3。 在=3时rd_en必须要拉起来，这样才能在cnt = 0时输出输出接上。
那么fifo最小值就是3。

可以看下图从右边的0开始倒推

--                      _   _   _   _   _   _   _   _   _   _   _   _   _   _   _   _   _   _   _   _
-- Clock               | |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| 
--                              ___________                         _________________________________
-- rd_en               ________|           |_______________________|                                 
--                                          ___________                         ______________________    
-- rd_en_3ff (src_vld) ____________________|           |_______________________|          
--                     ____________________ ___ ___ ___ _____________________________________________
-- rd_data(src_data)   ____________________X___X___X___X_____________________________________________
--                     ________________________ ___ ___ _______________ ___ ___ _____________________
-- cnt                 ____________________0___X_1_X_2_X_______3_______X_2_X_1_X________0____________
--                                          _________________________________________________________
-- dst_vld             ____________________|                                                         
--                                                                  _________________________________
-- dst_rdy             ____________________________________________|

那么同理，带打拍的FIFO，他能输入输出同时打满的情况是cnt = 1。反推回去至少需要深度=4。
见下图。

--                      _   _   _   _   _   _   _   _   _   _   _   _   _   _   _   _   _   _   _   _
-- Clock               | |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| 
--                              _______________                     _________________________________
-- rd_en               ________|               |___________________|                                 
--                                          _______________                     ______________________       
-- rd_en_3ff (src_vld) ____________________|               |___________________|             
--                     ____________________ ___ ___ ___ ___ _________________________________________
-- rd_data(src_data)   ___________________X___X___X___X___X_________________________________________
--                     ________________________ ___ ___ ___ ___________ ___ ___ _____________________
-- cnt                 ________________________X_1_X_2_X_3_X_____4_____X_3_X_2_X________1____________
--                                              _____________________________________________________
-- dst_vld             ________________________|                                                     
--                                                                  _________________________________
-- dst_rdy             ____________________________________________|

4. 进阶

上述的例子中，rd_en = (cnt + rd_en_1ff + rd_en_2ff + rd_en_3ff - dst_handshake) < fifo深度
把在途的 rd_en也考虑进去。这种做法可以使得fifo深度用最小

如果换一种方式，用fifo的almost_full来指示rd_en是否有效，会怎么样呢？
rd_en = ~fifo_almost_full
新的问题是，水线设置多少？FIFO深度是多少？

还是倒推，以直通FIFO为例：

计算水线：

  1. 最终FIFO cnt = 0，从cnt =3 开始，rd_en需要读，才能续上（和之前逻辑一样）
  2. rd_en = ~fifo_almost_full，意思是cnt = 4 -> 3时，fifo_almost_full跳变
  3. 所以水线是4

计算深度：

  1. 在水线为0的情况下，需要深度为3
  2. 水线为4，代表可以比水线为0的情况，多输入4个
  3. 因此深度为7

上图

--                      _   _   _   _   _   _   _   _   _   _   _   _   _   _   _   _   _   _   _   _   _   _   _   _   _
-- Clock               | |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| |_| 
--                              ___________________________                                     _________________________
-- rd_en               ________|                           |___________________________________|                         
--                                          ___________________________                                     _____________
-- rd_en_3ff (src_vld) ____________________|                           |___________________________________|             
--                     ________________________ ___ ___ ___ ___ ___ ___ ___________ ___ ___ ___ ___ ___ ___ _____________
-- cnt                 ______________________0_X_1_X_2_X_3_X_4_X_5_X_6_X_____7_____X_6_X_5_X_4_X_3_X_2_X_1_X__0__________
--                                                          ___________________________________                          
-- a_full              ____________________________________|                                   |_________________________
--                                          _____________________________________________________________________________
-- dst_vld             ____________________|                                                                             
--                                                                              _________________________________________
-- dst_rdy             ________________________________________________________|

PS 。打拍FIFO，深度为8，水线为5。图略

tedrushin
关注
  • 6
    点赞
  • 踩
  • 8
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
【Verilog基础】面试中常考的FIFO最小深度计算
悟已往之不谏 知来者之可追
01-10 933
【Verilog基础】面试中常考的FIFO最小深度计算
可综合的异步fifo设计（一）
隔壁old余的博客
07-14 3402
异步FIFO设计一、基本概念二、设计思路2.1 设计前准备工作2.1.1 系统框图2.1.2 格雷码基础2.1.3 异步fifo工作流程举例2.2 RTL建模2.2.1 DPRAM建模2.2.2 WR_LOGIC建模2.2.3 RD_LOGIC建模2.2.4 PIPE模块建模2.2.5 格雷码处理模块建模 一、基本概念 1.异步fifo定义：跨读写时钟域的dpram（双口ram），fifo的读写时钟是相互独立的两个时钟，在各自时钟下实现fifo数据的读写功能。 2.异步fifo用途： 【1】跨时钟域的多bi
01 【Verilog实战】同步FIFO的设计（附源码RTL/TB）
毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。
04-14 1万+
文章目录一、学习内容二、基本概念三、Overview3.1 Function description3.2 Feature list3.3 Block diagram3.4 Interface description3.5 Timing（3）design四、思考和小结（1）思考（2）小结
异步FIFO RTL代码解读
创芯人--fly的博客
09-28 1186
异步fifo RTL代码解读
【RTL中的FIFO与Buffer的区别】
最新发布
biaoxie8050的博客
07-24 1064
FIFO的同步实现，异步实现；buffer的实现
＜RTL设计的艺术＞ FIFO的正确使用与错误使用讲解
u013613650的博客
07-06 1920
FIFO（先入先出队列）是硬件设计时很常用功能单元，但是RTL bug也经常由它引起。 由FIFO引起bug的原因有多种，主要原因还是没有搞懂为什么需要使用FIFO，本篇主要从根本出发讲解FIFO的作用。 1、FIFO用于消除电路不确定性（推荐） 一般而言，硬件设计出的电路都是确定的电路，但是一些特殊的情况下存在不确定性。例如下面的电路： 电路包含从DDR中读取数据，经过N级pipeline处理后写回到DDR。很明显，其中N级pipeline是确定的电路，但是从DDR读写是不确定的（一般late
FPGA FIFO 实现关键代码
03-18
prj为工程文件存放目录 rtl为verilog可综合代码 img为设计相关图片存放目录（主要为了方便后期写文档） doc为设计相关文档存放目录 testbench为对应的testbench存放目录 prj文件夹下的ip文件夹存放quartus ii中生成的ip核文件
async_fifo.rar_async fifo verilog_async_fifo_fifo verilog_rtl_异步
09-22
这通常通过比较读写指针和FIFO深度来实现。 2. **Verilog实现异步FIFO** - **接口设计**：Verilog模块通常包括read_clk、write_clk、read_data、write_data、rd_en、wr_en、rd_rst、wr_rst等信号接口，分别表示...
异步fifo乒乓操作RTL设计
08-23
1、设计了一个异步模块，该模块可以自定义数据位宽与数据深度，且可以输出可读数据数与已写数据数，当然用户也可以自定义满阈值数。 2、设计了两级fifo缓存器，当然在此基础上你也可以进行扩展与沿伸。 3、注意：此...
面试必杀技：异步FIFO
专注单片机实战教学，分享单片机学习资料
05-27 2651
面试必杀技：异步FIFO上一篇介绍了异步FIFO的基础部分，包括为什么用Gray Code来同步read pointer, write pointer。这一篇咱们从头一起过一遍异步FIFO的具体设计，然后再讨论几个常见的问题。有的面试官可能上来让你先画异步FIFO的框图，建议大家自己手画一下，能够记住。要注意，wptr和rptr都是gray code，在上一篇我们已经讨论过gray code是可以直接利用2flop synchronizer来同步的。而用来读写实际的memory必须是binary addre
【原创】异步FIFO设计原理详解 (含RTL代码和Testbench代码)
热门推荐
qq_40807206的博客
11-08 3万+
FIFO在硬件上是一种地址依次自增的Single Dul RAM，按读数据和写数据工作的时钟域是否相同分为同步FIFO和异步FIFO，其中同步FIFO是指读时钟和写时钟为同步时钟，常用于数据缓存和数据位宽转换；异步FIFO通常情况下是指读时钟和写时钟频率有差异，即由两个异步时钟驱动的FIFO，由于读写操作是独立的，故常用于多比特数据跨时钟域处理。本文仅讨论异步FIFO的设计。 因为FIFO的硬件本质是一块Single Dul RAM，无论它的内部结构和原理如何复杂，最核心的...
行为级和RTL级的区别
weixin_33750452的博客
02-15 1436
RTL级，register transfer level，指的是用寄存器这一级别的描述方式来描述电路的数据流方式；而Behavior级指的是仅仅描述电路的功能而可以采用任何verilog语法的描述方式。鉴于这个区别，RTL级描述的目标就是可综合，而行为级描述的目标就是实现特定的功能而没有可综合的限制。 行为级是RTL的上一层，行为级是最符合人类逻辑思维方式的描述角度，一般基于算法，用C/C++来...
同步FIFO分析及rtl代码
10-10 2126
同步FIFO的意思是说FIFO的读写时钟是同一个时钟，因此时钟频率是相同的，只是在相位上可能有差别，不同于异步FIFO，异步FIFO的读写时钟是完全异步的。同步FIFO的对外接口包括时钟，清零，读请求，写请求，数据输入总线，数据输出总线，空以及满信号。下面分别对同步FIFO的对外接口信号作一描述： Ø1．时钟，用于同步FIFO的读和写，上升沿有效。 Ø2．清零，异步...
实例十 — FIFO
FPGA攻城狮的博客
02-19 4080
5.1 实例十 FIFO（基于Robei的EDA工具实验案例） 5.1.1. 本章导读 FIFO（First in First out）使用在需要产生数据接口的部分，用来存储、缓冲在两个异步时钟之间的数据传输。在异步电路中，由于时钟之间周期和相位完全独立，因此数据丢失概率不为零。使用FIFO可以在两个不同时钟域系统之间快速而方便地传输实时数据。这次的设计我们就来学习一下如何用Robei和Veril...
同步fifo设计
正在努力的ICer的博客
07-24 1万+
这篇文章主要介绍一下同步fifo用verilog实现。首先介绍一下fifo的相关知识。 fifo是 first input first output 的缩写，即先进先出队列，fifo一般用作不同时钟域的缓冲器。fifo根据读和写的时钟是否为同一时钟分为同步fifo和异步fifo。异步fifo相比同步fifo来说，设计更加复杂一点。本文中先讲同步fifo的一种设计方法。下图是同步fifo的结构图：
FPGA之FIFO IP核详细教程
MTIS的博客
06-28 1万+
FPGA之fifo的相关知识 本文回答以下几个问题： 1：fifo是什么，有什么作用； 2：在使用fifo的两种模式； 3：使用异步fifo IP核的详细步骤说明； 4：RTL设计和仿真； 5：功能仿真； 下面一 一解释上面的几个问题 1： Fifo是什么 ：fifo1是英文first in first out 即先进先出（...
＜RTL设计的艺术＞ 预读FIFO假空问题分析与整理
u013613650的博客
07-19 1746
目录 一、问题背景 二、提前预知结论 三、sram读写时序 四、sfifo的结构与逻辑 五、非预读fifo的写入与读出 六、预读fifo的读出过程 七、结论的推出 八、改进方案 九、主要代码 十、最终效果 一、问题背景 我曾经设计过一个bug，经过一周的分析、总结、复盘，整理成这边文章同大家分享。 二、提前预知结论 1、sfifo（同步fifo）empty为1不一定空，水线大于0不一定可读； 2、解决上述问题需要在fifo内增加1级或者2级寄存器存储数据； 三、sram读
同步FIFO设计
stanary的博客
08-27 1288
同步FIFO设计： FIFO（first in first out）可以由其名称理解为先入先出储存器，其设计即为双口RAM，其外部没有读写地址线，写入时按照顺序写入，读取时同样按照顺序将先写入的先读出来，后再将后写入的按顺序读出。 依照以上设计思想，首先需主体寄存器80个，每8个为一组，并行输入一组8个数据。当写入时先写入[7:0]这低位8个寄存器，随后一个时钟周期内移位至高八位内，再在低8位
vivado 同步fifo 原语使用
06-08
3. 在“FIFO Generator”对话框中，设置 FIFO 的参数，包括宽度、深度、时钟域等。 4. 点击“Generate”按钮来生成 FIFO。 5. 在 RTL 中实例化 FIFO 模块，并将其连接到其他模块。 6. 使用 FIFO 模块时，需要编写...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值