智能EDA小白从0开始 —— DAY10 Yosys

thesky123456

已于 2024-10-11 12:34:01 修改

阅读量993

点赞数 24

分类专栏：智能EDA 文章标签：笔记学习

于 2024-10-09 00:05:35 首次发布

本文链接：https://blog.csdn.net/thesky123456/article/details/142771524

版权

智能EDA 专栏收录该内容

29 篇文章 3 订阅

订阅专栏

Yosys 概述

工作原理

Yosys的工作原理深入来讲，是一个复杂但有序的硬件设计自动化流程，其核心在于将高级硬件描述语言（HDL）如Verilog或VHDL编写的代码，通过一系列精细的步骤转换为门级网表。这一流程首先涉及对HDL代码的语法解析，确保代码的正确性和可读性；随后，Yosys会执行逻辑综合操作，将抽象的设计概念映射到具体的门级电路结构上；紧接着，Yosys会运用一系列优化算法，对生成的门级电路进行精简和优化，以消除冗余逻辑、提高资源利用率并优化布线；最后，Yosys还会进行时序分析，确保电路在目标硬件平台（FPGA、ASIC等）上的性能表现满足设计要求。得益于其开源的特性和高度可定制的设计，Yosys能够灵活地适应各种复杂的综合任务，成为数字电路设计和验证领域中不可或缺的强大工具。

发展历程

Yosys项目始于2013年，由Clifford Wolf（有时也写作Claire Xenia Wolf或Jürgen Schmidhuber领导的NNlab团队的一员）发起，最初是作为其本科毕业论文的一部分。该项目旨在支持粗粒度可重构架构的综合，并随着时间的推移逐渐演变为一个通用的开源硬件综合框架。Yosys专注于为电子设计自动化（EDA）提供灵活且高效的解决方案。在早期阶段，Yosys主要支持基本的Verilog 2005语法，并逐步扩展其功能以满足更广泛的设计需求。如今，Yosys已经被视为“硬件综合的GCC”，因为它不仅提供了强大的综合能力，还允许用户进行逻辑优化和技术映射，并支持多种硬件平台，包括FPGA和ASIC设计。

Yosys的优势

Yosys作为一个开源的Verilog RTL综合框架，具有以下显著优势：

广泛支持：Yosys目前具有广泛的Verilog-2005支持，并为各种应用领域提供了一组基本的综合算法。
灵活性：Yosys允许用户处理几乎所有可综合的Verilog设计，并将其转换为多种中间格式，如BLIF、EDIF、BTOR、SMT-LIB和简单的RTL Verilog。这种灵活性使得Yosys能够适应不同的设计需求和流程。
内置形式化检查：Yosys内置了形式化检查的方法，如sby用于验证设计的属性，eqy用于验证等效性。这有助于确保设计的正确性和可靠性。
标准单元库和FPGA架构支持：Yosys能够将设计映射到标准单元库（如Liberty文件格式）以及特定FPGA架构（如Xilinx 7系列和Lattice iCE40）。这使得Yosys在ASIC和FPGA开发中都具有广泛的应用价值。
开源与免费：Yosys采用ISC许可证，这是一种与GPL兼容的许可证，确保了其自由和开放的特性。用户可以免费获取、使用和修改Yosys，无需支付任何许可费用。
活跃的社区支持：Yosys是一个活跃的开源项目，不断吸引着全球的开发者和研究者参与其开发和改进。用户可以通过社区获取帮助、分享经验和贡献代码。

Yosys的不足之处

尽管Yosys在RTL综合方面表现出色，但也存在一些不足之处：

依赖第三方工具：Yosys需要借助其他第三方开源工具来扩展功能，例如Verilator（用于硬件行为仿真）、Boolector（用于SMT求解和BTOR模型检测）等。这可能会增加用户的学习和使用成本。
综合流程脚本编写复杂：在使用Yosys时，开发者有时需要编写复杂的综合流程脚本。这对新手来说可能会造成一定的挑战，并需要花费额外的学习成本。然而，随着Yosys的不断发展和完善，社区也提供了越来越多的示例脚本和教程来帮助用户入门。
Verilog版本支持限制：目前Yosys主要支持Verilog-2005版本。虽然这个版本已经相当强大，但与后来的SystemVerilog相比，仍然存在一些差距。例如，对于一些高级特性的支持不够全面。然而，值得注意的是，Yosys社区也在不断努力更新和改进Yosys，以支持更多的Verilog和SystemVerilog特性。

Yosys的主要应用领域

数字电路设计：
- Yosys可用于各种数字电路的设计和开发，包括处理器、FPGA（现场可编程门阵列）、ASIC（专用集成电路）等。它支持将高级硬件描述语言（HDL）如Verilog、SystemVerilog和VHDL编写的电路代码转换为门级网表，以便进行后续的布局布线和仿真。
硬件描述语言（HDL）综合：
- Yosys的核心功能是HDL综合，它可以将高级HDL代码综合为门级网表。这一过程对于将抽象的设计概念转化为可实现的硬件电路至关重要。
电路优化：
- Yosys提供了一系列的优化算法，可以对电路进行优化，以提高性能、减少功耗和面积。这对于设计高效、紧凑的硬件电路至关重要。
有限状态机（FSM）检测状态分配：
- 在Yosys中，可以通过对HDL代码进行分析，检测和优化有限状态机的状态分配方式。通过优化状态分配，可以提高电路的性能和效率。
学术研究和教学：
- Yosys作为一个开源工具，被广泛应用于数字电路的教学和学术研究领域。它提供了丰富的功能和灵活性，使得研究人员和学生能够深入探索和理解硬件设计的各个方面。
硬件加速器的开发：
- 在云计算和数据中心等领域，硬件加速器对于提高计算性能和效率至关重要。Yosys可以用于设计和优化这些硬件加速器，从而满足特定的计算需求。
与云计算相关的应用：
- 在云计算领域，Yosys可以用于数字电路设计和硬件加速器的开发，以支持云环境中的各种应用和服务。例如，它可以用于优化云服务器的性能，提高数据处理的效率。