数字系统设计的基础知识

不论是学习Verilog HDL,还是学习数字系统设计,本文的知识都是必要的。

数字系统的基础知识
进制
二进制
编码
布尔代数
布尔表达式
组合逻辑电路
时序逻辑电路
时序机
功能器件
存储器件
逻辑门
晶体管

百科
进制 - 百度百科
进制转换 - 百度百科
二进制 - 百度百科
二进制数 - 百度百科

编码(计算机术语) - 百度百科
二进制代码 - 百度百科
补码 - 百度百科
BCD码 - 百度百科
字符编码 - 百度百科

冯·诺依曼结构 - 百度百科
哈佛结构 - 百度百科
CISC - 百度百科
risc - 百度百科
计算机指令 - 百度百科
sisd - 百度百科
SIMD - 百度百科
多指令流多数据流 - 百度百科

布尔代数 - 百度百科
布尔代数运算律 - 百度百科
布尔表达式 - 百度百科

组合逻辑电路 - 百度百科
时序逻辑 - 百度百科
时序逻辑电路 - 百度百科
状态机 - 百度百科
有限状态自动机 - 百度百科
确定有限状态自动机 - 百度百科
非确定有限状态自动机 - 百度百科
摩尔型有限状态机 - 百度百科
米利型有限状态机 - 百度百科

多路选择器 - 百度百科
计数器(运算) - 百度百科
加法器 - 百度百科
译码器 - 百度百科

寄存器 - 百度百科
锁存器 - 百度百科

逻辑门 - 百度百科
三态门 - 百度百科

晶体管(电子元件) - 百度百科
CMOS - 百度百科
NMOS - 百度百科

逻辑综合 - 百度百科
卡诺图化简法 - 百度百科

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值