Makefile中常用自动变量

自动变量 含义
$* 不包含扩展名的目标文件名称
$+ 所有的依赖文件，以空格分开，并以出现的先后为序，可能包含重复的依赖文件
$< 第一个依赖文件的名称
$? 所有时间戳比目标文件晚的依赖文件，并以空格分开
$@ 目标文件的完整名称
$^ 所有不重复的依赖文件，以空格分开
$% 如果目标是归档成员，则该变量表示目标的归档成员名称


实例:
OBJS = kang.o yul.o
CC = gcc
CFLAGS =-Wall -O -g
david : $ (OBJS)
$(CC) $^ -o $@
kang.o : kang.c kang.h
$(CC) $(CFLAGS) -c $< -o $@
yul.o : yul.c yul.h

$(CC) $(CFLAGS) -c $< -o $@                    

 eg:
objects = foo.o bar.o
all: $(objects)
$(objects): %.o: %.c
$(CC) -c $(CFLAGS) $< -o $@
“%.o”表明要所有以“.o”结尾的目标，也就是“foo.o bar.o”，“%.c”则取模式“%.o”的“%”，也就是“foo bar”，并为其加下“.c”的后缀，所以依赖目标就是“foo.c bar.c”。
命令中的“$<”和“$@”则是自动化变量，“$<”表示所有的
依赖目标集（也就是“foo.c bar.c”），“$@”表示目标集（也就是“foo.o bar.o”）。
等价于下面的规则：
foo.o : foo.c
$(CC) -c $(CFLAGS) foo.c -o foo.o
bar.o : bar.c
@$(CC) -c $(CFLAGS) bar.c -o bar.o
前面加上@，表示取消回显，就是说不显示编译过程。
试想，如果我们的“%.o”有几百个，那种我们只要用这种很简单的“静态模式规则”