![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
7nm Cortex-A53技术经验分享合集
文章平均质量分 57
比鹅盖儿茨·董
专注芯片设计技术和学习经验分享
展开
-
7nm项目之模块实现——02 Placeopt分析
注意:warnning暂时可以不用过于关注,如果特别的warning出现问题,在其他方面也会体现。原创 2024-05-14 21:05:17 · 311 阅读 · 0 评论 -
7nm项目之模块实现——01 数据导入和floorplan
The Ll Data Tag应靠近L1 Data data;The L1 Data dirty应靠近L1 data;Port应放在某一个边;网表、lib等文件库根据flow指令读入,然后read_def 将顶层规划里切分好的ca53_cpu的def读入,即可开始第一版的floorplan。上下:比较保险的距离是2.4um以上;左右:除了考虑pin绕线所占据的空间外,还要考虑vdd和vss可以在channel打一组,以确保后期channel里的st cell能正常供电。写出至tunes目录下。原创 2024-04-29 20:33:55 · 253 阅读 · 0 评论 -
7nm项目之顶层规划——04 power routing and pushdown
写出的def 信息重要信息包括:area、 pin位置 、 special net。原创 2024-01-05 21:32:21 · 501 阅读 · 0 评论 -
7nm项目之顶层规划——03 pin assignment
首先摆ca53_cpu这边的pin。然后摆ca53_l2这边的pin。原创 2023-12-28 20:10:04 · 466 阅读 · 0 评论 -
7nm项目之顶层规划——02模块规划
drc要求: width = 0.057*2n;这里的def有可能是更高层级的top给的,可能记录了block大小,pin的位置等。shift + r 移动 A/ESC退出。手动调整block后,保存数据write_db。查看每个block有多少pin。原创 2023-12-12 21:35:36 · 147 阅读 · 0 评论 -
7nm项目之顶层规划——01数据导入
注:tunes下的CORTEXA53.tunes.json文件可以覆盖一些master.json的设置。mcmm文件(库lib),tlef ,lef ,netlist等。创建workspace后,在其目录下产生。文件是将有默认配置的文件。、有library的。原创 2023-12-01 22:05:29 · 244 阅读 · 0 评论