memory定义（核和总线协议行为） -- ARM 系列

已于 2023-12-04 11:39:15 修改
阅读量3.8k 收藏 1
点赞数 1
文章标签： arm开发 java 网络
于 2023-11-19 21:17:23 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/tujiuguo3994/article/details/134451507
版权

文章目录

前言

该文章主要描述ARM中对于memory 类型的定义，以及概述该类型在核上发出的操作类型和在总线协议（AXI/ACE/CHI）的行为体现。（个人理解有误的地方请在评论区指出）

一、memory的定义

在ARMv8的架构中对应memory类型，Memory type 主要分为2类，Device和Normal memory类型，对应不同类型又携带着Shareabiliy和Cacheabiliy不同的能力。
在这里插入图片描述

图1 ARMv8-a对memory的定义

Shareabiliy：指的是可共享数据的区域，对于ACE协议中，明确Shareabiliy为none shareable和shableable属性（Inner/outer Shareable，system），被划分为以下4个domain

  • Non-shareable：该domain只包含一个master
  • Inner Shareable：该domain包含了几个master
  • Outer Shareable：该domain包含了Inner domain和其它master
  • System：该domain包含了系统中的所有domain

备注

  1. 最新的ACE协议中不存在Inner Shareable和Outer Shareable的概念，统一为Shareable属性，个人理解能更好的和CHI协议进行转换，因为在CHI的协议中没有Shareable概念，与该属性对应的是SnpAttr属性，另外在CHI的架构中会引入HNF节点来更好的管理可共享性，所有其不需要该属性值。
  2. ARMv8架构中不存在System的属性，认为System和Outer Shareable的属性是同一个，即在ARMv8-a的图中，Device的shareable属性为Outer Shareable，其实该属性定义为system更加合理

Cachebiliy:对cache操作的一种属性，被划分成三种

  • Non-cacheable:不会对cache进行任何操作
  • Write-Through cacheable：对cache和cache下级memory都会操作，会操作到end point
  • Write-Back cacheable:对cache进行操作，不会操作到end point

备注：

  1. Cachebiliy主要是对memory属性来说的，来表征该地址是否会有cache的操作，对应Device的属性都是None-cacheable的属性

Device属性：在定义中会存在以下属性

  • Reordering, R and nR：是否需要保序
  • Gathering and non-Gathering attributes：对应操作是否可以合并
  • Early Write Acknowledgement, E and nE：写操作是否可以提前回响应

问题1：为什么会存在Shareabiliy和Cacheabiliy的属性？
Shareabily的属性主要用来体现在多master的系统中cache数据可见的访问范围，也是实现硬件cache一致性的主要属性，Cacheabiliy的属性主要是用来体现对多级cache数据的操作行为。
问题2：Shareabiliy和Cacheabiliy的属性对cache一致性的影响？
在硬件cache一致性中Shareabily必然存在，用于体现cache一致性范围，Cacheabiliy的属性，相比硬件或软件一致性而言，使用Write-Through cache或non -cacheable能提供更好的机制来控制一致性，保证最终数据让所有master可见。

二、核中memory的定义

在这里插入图片描述

图2 R52核对memory的定义

该图为R52中对应4G内的地址段的memory默认属性定义
Normal, Non-shareable, Write-Back, Write-Allocate Cacheable

  • Normal memory的属性，并且不可共享的Non-shareable属性，硬件不保证数据的一致性，对cache数据的操作是将数据更新到cache，并不更新到内存，在cache内miss时，数据先要从内存把数据读到cache，再更新cache

Normal, Non-shareable, Write-Through Cacheable

  • Normal memory的属性，并且不可共享的Non-shareable属性，硬件不保证数据的一致性，对cache数据的操作是将数据更新到cache和内存

Normal, Shareable, Non-cacheable

  • Normal memory的属性，一种场景，shareable的属性，硬件要保证数据的一致性，读写数据时，可能会从其他master的cache内读数据，另一种场景shareable的属性是system domain，没有一致性，只有ddr，像ACE协议中描述的场景。（sharable属性划分，shareable：inner/outer shareable，system, none_shareable属性：none_shareable）

Device-nGnRE

  • 这种地址不需要保序，操作不能合并，支持EWA，可以提前返回写响应。

Device-nGnRnE

  • 这种地址不需要保序，操作不能合并，不能支持EWA，即从endpoint节点返回写响应。

三、总线协议memory的定义

ACE协议中对memoey的操作主要体现在axcache和axdomain的信号上面
在这里插入图片描述

图3 ACE协议对memory的定义

ACE协议中memoy的定义

  • 对于Device的属性，其是在system domain下，即系统中的所有的master都可配置
  • 对于none-cacheable的memory属性，同样对于系统中的所有master都是可见的，所有会在system domain，可以理解为在soc中的ddr，对于所有的核访问数据都是一致的（软件要保证多core操作一致性）
  • 对于cacheable（Write-Through和Write-Back）的memory属性，Non-shareable时，对应cache操作的作用域被限制在私有的cache内，及其他的master对该地址段不可见，硬件上不能保证多core的数据一致性inner shareable 对应cache操作的作用域被限制在inner domain域内的cache，该doamin内的所有master均可见并且硬件保证数据一致性 outer shareable对应cache操作的作用域被限制在outer domain域内的cache，该doamin内的所有master均可见并且硬件保证数据一致性
  • Deivce 中的order通过axid通道的值来保证保序性，EWA的属性通过axcache[0]bit来体现

在这里插入图片描述

图4 CHI协议对memory的定义

CHI协议中memoy的定义
在CHI协议中相关的属性有MemAttr、Order和SnpAttr，Order来表征是否保序，SnpAttr来表征shareable的属性。MemAttr的属性包括

  • Device：1为device，0为normal memory的属性
  • Allocate：包括cache在miss时是否需要data被allocate进cache
  • Cacheable：请求是否需要执行cache lookup，即查找cache内容
  • EWA：和bufferable一个属性，写响应是否需要提前返回

ACE和CHI对应memoey的转换关系

CHIACE
DeviceAxcache[1]
Allocateawcache[3] for writes，arcache[2] for read
CacheableAxcache[1] and Axcache[3] or Axcache[2]
EWAAxcache[0]
OrderAxid value
一名踏实耕耘的IC工程师
关注
  • 1
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
【AMBA Bus ACE 总线 7 -- ACE Domains 介绍】
CodingCos的博客
04-26 95
按照字面的理解，它是一组master的组合。那么为什么要强调 domain呢？因为在一个很大的系统中，shareable read 或者 shareable write 都需要一个coherency，比如CCI coherency总线会把请求发给不同的master，但是究竟要发给哪些maters，这个时候要发送的masater就是由 domain决定的。System。
Memory Map --- 存储器映射
01-19
引言 　　在易失性存储器中，DRAM从EDO、SDRAM进化到了DDR SDRAM, DDR-II也即将来临，后面还有DDR-Ⅲ。SRAM方面也迎来DDR、QDR时代，那么同为电子存储元件的非易失性存储器呢？在技术日新月异的今天，我们也不能忽视它的存在与进步。 　　就目前而言，我们为熟悉的非易失性存储器就是闪存了，不久前我撰文讲述了闪存在移动存储市场之外的另一个重要天地，但对其在技术上的进步着墨不多，今天我们就着重谈谈闪存近年的发展情况，从中大家能看到这里别有洞天，与我们熟悉的DRAM的发展大不一样。由于掌上设备对闪存的要求远比移动存储高得多，因此它成为了闪存未来发展的主要动力，而由此带来的发
ARM各种Memory类型理解
W1Z1Q的专栏
02-17 1万+
介绍ARM各种Memory类型理解
各个通道典型域段解析
major的博客
04-13 133
req LPID Logical Processor ID. Used in conjunction with the SrcID field to uniquely identify the logical processor that generated the request. 和srcid一起，唯一确定一个处理器源头； This field is used when a single Requester contains more tha
由浅入深，全面解析AMBA ACE&CHI协议
nuoweishizi的博客
10-25 458
从协议出发，由浅入深系统且全面地系统性讲解，解决看AMBA ACE/CHI协议时，冗长晦涩的描述与原理无法对应
Arm 推出新的总线互联 SoC架构：CI-700 和 NI-700
最新发布
baron-周贺贺-代码改变世界ctw
11-22 2308
今天，Arm 推出了面向移动市场的完整 IP 产品组合，其中包括新的小型 Armv9 CPU、新的大型 Armv9 CPU、新的旗舰性能 Armv9 CPU、新的 Mali GPU，甚至新的 DSU。将所有内容互连在一起所需的最后一件事是一致的互连 IP 和更全面的 SoC 传输互连。这就是新的 CoreLink CI-700 和 NI-700 发挥作用的地方。本文是涵盖 2021 年 Arm 技术日的系列文章的一部分。距离我们详细介绍Arm 面向企业市场的最新缓存一致性网状互连仅一周时间。
深入AXI4总线-[四]传输事务属性（draft）
qq_31515205的博客
06-21 1911
知乎用户ljgibbs授权转发 本系列我想深入探寻 AXI4 总线。不过事情总是这样，不能我说想深入就深入。当前我对 AXI总线的理解尚谈不上深入。但我希望通过一系列文章，让读者能和我一起深入探寻 AXI4。 声明1：部分时序图以及部分语句来自 ARM AMBA 官方手册 （有的时候感觉手册写得太好了，忍不住就直接翻译了。。） 声明2：AXI 总线是 ARM 公司的知识产权 备...
memory-profiler — 适用于 Linux 的内存分析器
06-28
AMD64、ARM、AArch64 和 MIPS64 架构（其中 MIPS64 需要一个用于perf_event_open的微小的树外内核补丁）截图建造安装 GCC、Rust 和 Yarn 包管理器（用于构建 GUI）构建它： $ cargo build --release -p memory-...
SimIt-ARM-3.0 ARM指令模拟器
09-08
SimIt-ARM-3.0 给予命令行ARM指令模拟器，短小精悍，是研究ARM处理器的好工具，该模拟器既可以运行用户级别的ELF程序，又可以模拟运行Linux操作系统；提供了简单易用的调试命令，可以逐条跟踪指令的执行。 SimIt-...
基于Memory-link协议的人机交互系统的可靠性设计
01-20
在传统工控系统中，一般是采用PLC作为控制器，其应用广泛、技术成熟，具有很高的可靠性和抗干扰能力。但是PLC相对于普通微控制器来说存在成本高、体积大、实现功能单一等问题。为此，很多设计者采用微型控制器进行...
ARM-translation table walk
weixin_47191387的博客
12-28 2786
目录ARM-translation table walkqcom sm8350平台的相关配置qcom sm8350 page levels and translation gurad sizeVMSAv8-64 translation table format descriptorstrace32解析的qcom 8350的一个 translation table walk ARM-translation table walk 本文主要讨论 1.是指MMU查询页表的过程。 2.页表的解析。 3.页表属性等等
arm CHI协议
10-02
ARM最新的总线协议，针对SOC系统内的一致性处理，用于系统开发
内存访问顺序 - part3: ARM体系架构中的内存访问顺序
Hacker
01-23 3100
文章目录 本文翻译自 Memory access ordering part 3: Memory access ordering in the Arm Architecture. 该系列有 3 篇文章，其余两篇是： Memory Access Ordering - an introduction，译文：内存访问顺序 - part1: 介绍 Memory access ordering part 2: Barriers and the Linux kernel, 译文：内存访问顺序 - part2:.
arm64 memory 属性 Device-nGnRnE
shenhuxi_yu的专栏
05-28 8049
armv8 dump mmu table的时候有看到memory 属性Device-nGnRnE 查阅armv8 trm得到如下信息，把memeory 分成两个类型device 与 normal, device 类型的memory的访问行为比较复杂，例如read clear, read inc addr(读同一个寄存器，实际会递增的去访问某一块memory)，这些特性决定了cpu 不能像no...
AXI协议解析(四)
Alfred的博客
01-01 4023
来看看事务属性（Transaction Attributes），主要是对cache，buffer和memory controller的规定。按照协议，从机分为存储从机（memory slave）和外设从机（peripheral slave）。存储从机要能够正确执行所有的事务，外设从机处理事务的能力取决于具体实现。 AXI协议用AxCACHE来控制事务属性。如果不清楚cache基本知识，可以翻前面的文章，《CPU设计之Cache – 基础》。简单了解一下。在AXI3中，AxCACHE信号的含义如下图： 从上
多级cache之间的替换(缓存)策略
baron-周贺贺-代码改变世界ctw
03-12 3509
1、L1 cache的替换策略是什么，L2和L3的呢 2、哪些的替换策略是由硬件决定的(定死的，软件不可更改的)，哪些的替换策略是软件可以配置的？ 3、在经典的 DynamIQ架构 中，数据是什么时候存在L1 cache，什么时候存进L2 cache，什么时候又存进L3 cache，以及他们的替换策略是怎样的？ 比如什么时候数据只在L1？ 什么时候数据只在L2？ 什么时候数据只在L3？ 还有一些组合，比如什么时候数组同时在L1和L....
PL和Memory总线AXI、DDR、OCM理论带宽
weixin_37981095的博客
06-29 2071
Table 22-2 and Table 22-3 provide a basic introduction of relative performance capabilities between various programmable interfaces, DMA, and memory controllers. The bandwidth are calculated as the interface width multiplied by a typical clock rate, not in
总线概述及常见总线
热门推荐
fivedoumi的专栏
12-07 3万+
一. 总线概念 所谓总线（Bus），是指计算机设备和设备之间传输信息的公共数据通道。总线是连接计算机硬件系统内多种设备的通信线路，它的一个重要特征是由总线上的所有设备共享，可以将计算机系统内的多种设备连接到总线上。如果是某两个设备或设备之间专用的信号连线，就不能称之为总线。系统总线架构图如下所示：        微机中的总线分为数据总线、地址总线和控制总线3类。不同型号的C
kibana 里面的Index Memory - Lucene 1,Index Memory - Lucene 2,Index Memory - Lucene 3
06-10
在Kibana中，"Index Memory - Lucene 1"、"Index Memory - Lucene 2"和"Index Memory - Lucene 3"是指Lucene使用Java的堆内存来存储索引的三个不同部分。这些部分分别是： 1. "Index Memory - Lucene 1"：用于存储Lucene的term dictionary（词典），包括词项和它们在文档中的位置信息。 2. "Index Memory - Lucene 2"：用于存储Lucene的term vectors（词向量），包括每个文档中每个字段的term frequencies（词频）和term positions（词位置）。 3. "Index Memory - Lucene 3"：用于存储Lucene的field caches（字段缓存），包括在每个字段上执行聚合（aggregation）和排序（sorting）操作时所需的字段数据。 这些部分的大小取决于索引的大小、字段数、文档数、term数量和查询负载等因素。如果设置过小，则可能会导致查询性能下降。如果设置过大，则可能会浪费宝贵的内存资源。要优化这些Index Memory，建议使用Kibana的监视和指标功能来监视内存使用情况，并在必要时调整它们以满足负载需求。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值