山东大学软件学院计算机组成原理实验一

实验一  基本逻辑门逻辑实验

一、 实验目的

1． 掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。

2． 熟悉TTL中、小规模集成电路的外型、管脚和使用方法。

二、 实验所用器件和仪表

1. 二输入四异或门      74LS86 1片

2. 三态输出四总线缓冲门74LS125 1片

3. 四位二进制计数器    74LS161 1片

4. 3-8译码器          74LS138 1片

三、 实验内容

测试74LS86、125、138、161集成电路模块，分析其输入和输出之间的逻辑关系。

四、 实验提示

1．将被测器件插入实验台上相应的插座中。

2．将器件的gnd（地）与实验台的“地（GND）”连接，将器件的vcc（高电平）与实验台的+5V连接。

3．用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。

4．将被测器件的输出引脚与实验台上的电平指示灯连接。指示灯亮表示输出电平为1，指示灯灭表示输出电平为0。

五：实验接线图及实验结果

第一部分：二输入四异或门 74LS86逻辑关系接线图及测试结果

1.异或逻辑图：

2.逻辑关系接线图：

 

3.实验结果：L=Low即低电平输入，H=High即高电平输出。

第二部分：三态输出四总线缓冲门74LS125逻辑关系接线图及测试结果

1.芯片特性：

2.测试74LS86逻辑关系接线图：

3.实验结果：L=Low即低电平输入，H=High即高电平输出。

第三部分：四位二进制计数器74LS161逻辑关系接线图及测试结果

1.测试74LS86逻辑关系接线图：

2.实验结果：

第四部分：3-8译码器74LS138逻辑关系接线图及测试结果

1.测试74LS138逻辑关系接线图：

 

2.实验结果：K3，K4低电平，K5高电平，进行输入。

转载自http://blog.csdn.net/pleasecallmewhy/article/details/8297481