我们现在应该处于 前端设计,我目前的任务应该位于 验证(前仿真和后仿真)
HDL编码 和 仿真验证 中徘徊
编程语言 是 Verilog HDL
HDL 编码 可用 vim 工具
仿真验证 可用 Mentor公司的Modelsim, Synopsys的VCS
vivado 是什么
Vivado主要将RTL代码综合实现生成比特流,最终可以下载到FPGA板上观察现象
Modelsim主要用于仿真调试。
我看流程是
3、HDL编码
4、仿真验证(前仿真)
5、逻辑综合――Design Compiler
综合后要后仿真
那既然在 3 4 中间 , 用 vivado 做什么?
老师傅告诉我,各家的芯片设计流程都不一样.
逻辑综合的时候要用到 厂家(生产芯片的厂家,如xlinx(生产FPGA),如台积电(生产soc))提供的库
xlinx 的 FPGA库
台积电 的 SOC库
选用的综合库不一样,综合出来的电路在时序,面积上是有差异的
FPGA板
- FPGA芯片
可配置逻辑单元(CLB)
存储单元
运算单元