verilog
以 工程实践 https://gitee.com/liangkangnan/tinyriscv.git 来学习 verilog
__pop_
这个作者很懒,什么都没留下…
展开
-
verilog学习
设计方法模块架构自顶向下学习环境编译器仿真器语法格式分号结束注释如C语言关键字- 重要的关键字 含义module 模块开始定义input 输入端口定义output 输出端口定义inout 双向端口定义parameter 信号的参数定义wire wire信号定义reg reg信号定义always 产生reg信号语句的关键字assign 产生wire信号语句的关键字begin 语句的起始标志end 语句的结束标志posedge/nege原创 2024-02-23 10:52:52 · 365 阅读 · 0 评论 -
verilog 09 语法 verilog 文件
verilog原创 2022-06-16 17:29:40 · 375 阅读 · 0 评论 -
verilog 08 语法 语句封装
verilog原创 2022-06-16 16:50:25 · 431 阅读 · 0 评论 -
verilog 07 语法 编译指令
verilog原创 2022-06-16 16:36:15 · 134 阅读 · 0 评论 -
verilog 06 语法 语句
verilog原创 2022-06-16 16:30:24 · 162 阅读 · 0 评论 -
verilog 05 语法 表达式
表达式原创 2022-06-16 16:27:51 · 103 阅读 · 0 评论 -
verilog 04 语法 运算符
运算符原创 2022-06-16 16:24:29 · 79 阅读 · 0 评论 -
verilog 03 语法 数据类型及常量变量
verilog原创 2022-06-16 16:07:23 · 582 阅读 · 0 评论 -
verilog 02 语法 标识符&关键字
标识符原创 2022-06-16 15:59:54 · 418 阅读 · 1 评论 -
verilog 01 基本概念
iverilog原创 2022-06-13 23:14:01 · 262 阅读 · 10 评论