Zynq-7000系统公共资源及特性

时钟子系统

（1）3个可编程PLL
ARM PLL:通常用于CPU和互联的时钟源
DDR PLL:用于DDR DRAM控制器和AXI_HP接口的时钟源
I/O PLL:用于IO外设的时钟源

（2）时钟分支
6位可编程分频器
支持大多数时钟电路动态切换
用于可编程逻辑的4个时钟生成器

复位子系统

复位系统包括硬件复位、看门狗定时器复位、JTAG控制器复位和软件复位。
在PS内部提供了3个看门狗定时器，都可以用来产生复位信号。JTAG控制器产生的复位信号只能用来复位PS的调试部分和一个系统级的复位。软件能够与独立产生每个模块的复位或者一个系统级的复位。