verilog
文章平均质量分 83
豆豆恩馨
这个作者很懒,什么都没留下…
展开
-
芯片回片后功耗测试
(1)PR后的功耗仿真case要和测试时使用的case一致,两者出来的功耗数据才具有可比较性;(2)测试时使用的温度、电压尽量和PR后的功耗仿真(后面简称“仿真”)使用的电压、温度保持一致,这里对功耗影响最大的可能是电压,如仿真时使用25°C,而实测时在20°C,可能这对功耗结果影响不大;但是如果仿真使用的是1.2V的电压,而测试时芯片电路的实际电压为1.1V,这个不一致对功耗的影响会很大。原创 2024-02-24 18:49:39 · 1064 阅读 · 0 评论 -
PTPX功耗分析笔记——跑出功耗报告
(5)进行功耗分析。从芯片设计到芯片量产的过程中功耗分析是必不可少的环节,在流片前进行功耗分析可以大致估计芯片在各应用场景中的功耗,可以提前做好功耗的优化,达到我们的预期功耗目标。功耗分析分为综合后的功耗分析(简称pre功耗分析)和PR后的功耗分析(简称post功耗分析)。post的功耗分析用的网表是经过布局布线、插入时钟树等相关操作后的网表和sdf文件跑出波形文件(这里用的是fsdb波形文件)来进行功耗分析,且在PR过程中可能会引入新的库文件,在post功耗分析时需要将新的库文件加入功耗分析的库里面。原创 2023-04-06 08:31:59 · 4696 阅读 · 11 评论 -
IC设计中的DC综合学习记录——部分问题及解决方法
DC综合中遇到的问题及相应的解决方案原创 2022-07-03 15:24:39 · 3630 阅读 · 0 评论 -
Verilog RTL代码设计规范简单整理总结
整理记录的IC设计规则,欢迎指正,提出修改意见。但若有侵权,联系则删原创 2022-04-05 14:48:04 · 6446 阅读 · 0 评论 -
数字IC设计工程师需要清楚的signoff点
作为一名数字IC设计工程师,虽然核心工作是设计,但其他相关工作亦很重要,亦需要了解。下面简单的给出从设计开始到流片前的多个步骤使用的工具和相关的signoff点。阶段0:准备好相应的版本控制工具和文档存储共享工具版本控制工具:GIT,输入为RTL代码文档资料存储共享工具:SVN,输入为RTL的设计相关文档阶段1:RTL设计文档编写阶段使用的工具:基本的办公软件输入为算法文档、算法程序、协议等输出为RTL设计文档,模块操作流程和约束等文档注:一般情况下先是对算法或者协议之类的进原创 2022-03-08 10:21:30 · 3410 阅读 · 1 评论 -
Verilog中的case(1‘b1)
在用Verilog设计RTL代码时用到case(1'b1)的时候不多,因此遇见时就会很迷惑。下面转载一个链接,里面有解说,但需要说的是“一次输入只有一个1”这点可能不太准确,因为优先级编码更注重的是优先级,如链接中的第一张图中的优先级编码表和下面的仿真图。秋招手撕代码:verilog实现常规8-3编码器和优先级8-3编码器_IC媛的博客-CSDN博客_8-3优先编码器verilog上图中,简单的写了一个三输入的编码器,d0是具有最高优先级的,其次是d1,再次是d2。只要d0为1‘b0时,输出原创 2021-12-01 22:05:55 · 2924 阅读 · 0 评论