ALTERA DE2 之 verilog HDL 学习笔记01 程序的并行

最新推荐文章于 2021-03-19 21:01:54 发布
最新推荐文章于 2021-03-19 21:01:54 发布
阅读量1.3k 收藏 2
点赞数
分类专栏： verilog HDL 文章标签： fpga verilog HDL altera de2
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u012123989/article/details/48108703
版权

最近刚开始学习verilog HDL语言，正好手上有从学长那里借到的一块ALTERA DE2 的FPGA开发板。趁着假期先学习学习。

由于有一些C语言基础，所以在看verilog HDL 语法时看得很快。它与C语言最大的不同就是，HDL语言有很多的module，并且这些module之间是并行的关系。但是在有些模块的内部就是顺序执行的，比如begin和always等。

下面通过一个简单的led闪烁的module来验证。程序有1个top-module 和 4个不同延时的sub-module。4个子module是并行执行。

led0_module.v

 module led0_module
(
    clk, rst_n, led_out
);

    input clk;
    input rst_n;
    output led_out;
    
    parameter T10MS = 25'd20_000_000;
     
    reg [24:0] count;
    
    always @(posedge clk or negedge rst_n)
        if (!rst_n)
            count <= 25'd0;
         else if (count == T10MS)
            count <= 25'd0;
         else
            count <= count + 1'b1;
             
    reg rled_out;

    always @(posedge clk or negedge rst_n)
        if (!rst_n)
            rled_out <= 1'b0;
         else if (count >= 25'd0 && count < 25'd5_000_000)
            rled_out <= 1'b1;
         else
            rled_out <= 1'b0;
            
    assign led_out = rled_out;

	 
endmodule

led1_module.v
//1bit led output when rst_n is pushed led_out =0
module led1_module
(
<span style="white-space:pre">	</span>clk,rst_n,led_out
);


<span style="white-space:pre">	</span>input clk;
<span style="white-space:pre">	</span>input rst_n;
<span style="white-space:pre">	</span>output led_out;
<span style="white-space:pre">	</span>
<span style="white-space:pre">	</span>parameter T10MS=25'd20000000;
<span style="white-space:pre">	</span>reg [24:0] count;
<span style="white-space:pre">	</span>
<span style="white-space:pre">	</span>always @(posedge clk or negedge rst_n)
<span style="white-space:pre">		</span>if(!rst_n)
<span style="white-space:pre">			</span>count<=25'd0;
<span style="white-space:pre">		</span>else if(count == T10MS)
<span style="white-space:pre">			</span>count<=25'd0;
<span style="white-space:pre">		</span>else 
<span style="white-space:pre">			</span>count<=count+1'b1;


<span style="white-space:pre">	</span>reg rled_out;
<span style="white-space:pre">	</span>
<span style="white-space:pre">	</span>always @(posedge clk or negedge rst_n)
<span style="white-space:pre">		</span>if(!rst_n)
<span style="white-space:pre">			</span>rled_out<=1'b0;
<span style="white-space:pre">		</span>else if(count >= 25'b0 && count < 25'd10000000)
<span style="white-space:pre">			</span>rled_out<=1'b1;
<span style="white-space:pre">		</span>else 
<span style="white-space:pre">			</span>rled_out<=1'b0;
<span style="white-space:pre">			</span>
<span style="white-space:pre">	</span>assign led_out = rled_out;
endmodule



led2_module.v
//1bit led output when rst_n is pushed led_out =0
module led2_module
(
<span style="white-space:pre">	</span>clk,rst_n,led_out
);


<span style="white-space:pre">	</span>input clk;
<span style="white-space:pre">	</span>input rst_n;
<span style="white-space:pre">	</span>output led_out;
<span style="white-space:pre">	</span>
<span style="white-space:pre">	</span>parameter T10MS=25'd20000000;
<span style="white-space:pre">	</span>reg [24:0] count;
<span style="white-space:pre">	</span>
<span style="white-space:pre">	</span>always @(posedge clk or negedge rst_n)
<span style="white-space:pre">	</span>if(!rst_n)
<span style="white-space:pre">		</span>count<=25'd0;
<span style="white-space:pre">	</span>else if(count == T10MS)
<span style="white-space:pre">		</span>count<=25'd0;
<span style="white-space:pre">	</span>else 
<span style="white-space:pre">		</span>count<=count+1'b1;


<span style="white-space:pre">	</span>reg rled_out;
<span style="white-space:pre">	</span>
<span style="white-space:pre">	</span>always @(posedge clk or negedge rst_n)
<span style="white-space:pre">		</span>if(!rst_n)
<span style="white-space:pre">			</span>rled_out<=1'b0;
<span style="white-space:pre">		</span>else if(count >= 25'b0 && count < 25'd15000000)
<span style="white-space:pre">			</span>rled_out<=1'b1;
<span style="white-space:pre">		</span>else 
<span style="white-space:pre">			</span>rled_out<=1'b0;
<span style="white-space:pre">			</span>
<span style="white-space:pre">	</span>assign led_out = rled_out;
endmodule



led3_module.v
module led3_module
(
    clk, rst_n, led_out
);


    input clk;
    input rst_n;
    output led_out;
    
    parameter T10MS = 25'd20_000_000;
    
    reg [24:0] count;
    
    always @(posedge clk or negedge rst_n)
        if (!rst_n)
            count <= 25'd0;
        else if (count == T10MS)
            count <= 25'd0;
        else
            count <= count + 1'b1;
            
    reg rled_out;


    always @(posedge clk or negedge rst_n)
        if (!rst_n)
            rled_out <= 1'b0;
        else if (count >= 25'd15_000_000 && count < 25'd20_000_000)
            rled_out <= 1'b1;
        else
            rled_out <= 1'b0;
            
    assign led_out = rled_out;


endmodule

主程序 forever_led.v
module forever_led
(
<span style="white-space:pre">	</span>clock_50,key,ledg
);
<span style="white-space:pre">	</span>input clock_50;
<span style="white-space:pre">	</span>input [0:0] key;
<span style="white-space:pre">	</span>output [3:0] ledg;
<span style="white-space:pre">	</span>
<span style="white-space:pre">	</span>wire led0_out;
<span style="white-space:pre">	</span>led0_mudule U0
<span style="white-space:pre">	</span>(
<span style="white-space:pre">	</span>.clk(clock_50),
<span style="white-space:pre">	</span>.rst_n(key),
<span style="white-space:pre">	</span>.led_out(led0_out)
<span style="white-space:pre">	</span>);
<span style="white-space:pre">	</span>
<span style="white-space:pre">	</span>wire led1_out;
<span style="white-space:pre">	</span>led1_mudule U1
<span style="white-space:pre">	</span>(
<span style="white-space:pre">	</span>.clk(clock_50),
<span style="white-space:pre">	</span>.rst_n(key),
<span style="white-space:pre">	</span>.led_out(led1_out)
<span style="white-space:pre">	</span>);
<span style="white-space:pre">	</span>
<span style="white-space:pre">	</span>wire led2_out;
<span style="white-space:pre">	</span>led2_mudule U2
<span style="white-space:pre">	</span>(
<span style="white-space:pre">	</span>.clk(clock_50),
<span style="white-space:pre">	</span>.rst_n(key),
<span style="white-space:pre">	</span>.led_out(led2_out)
<span style="white-space:pre">	</span>);
<span style="white-space:pre">		</span>
<span style="white-space:pre">	</span>wire led3_out;
<span style="white-space:pre">	</span>led3_mudule U3
<span style="white-space:pre">	</span>(
<span style="white-space:pre">	</span>.clk(clock_50),
<span style="white-space:pre">	</span>.rst_n(key),
<span style="white-space:pre">	</span>.led_out(led3_out)
<span style="white-space:pre">	</span>);<span style="white-space:pre">	</span>
<span style="white-space:pre">	</span>
<span style="white-space:pre">	</span>assign ledg[3:0]={led0_out,led1_out,led2_out,led3_out};
<span style="white-space:pre">	</span>
endmodule


我得DE2 引脚分配图：


下载进去后就能看到4个不同延时的LED灯闪烁，再次强调是并行的关系~

u012123989
关注
专栏目录
奋斗的小孩系列 FPGA学习altera系列: 第五篇 Verilog HDL基础语法及三种建模方式
02-13 265
奋斗的小孩系列 FPGA学习altera系列: 第五篇 Verilog HDL基础语法及三种建模方式 作者：奋斗的小孩 郝旭帅（转载请注明出处） 大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。 今天给大侠带来“FPGA学习系列altera"系列，持续更新。 此学习心得是本人之前所写，所用设计软件为Quartus II 13.1，现Quartus 新版本已更新到20+，以下仅供初学者学习参
Altera DE2-70学习笔记3-LED控制实验
rea526的专栏
04-12 2931
<br />软件环境：QuartusII 9.1<br />本实验主要是实现通过原理图完成异或门控制LED的设计。<br />1. 创建工程<br />    File->New Project Wizard，新建工程为Light，顶层模块为Light，并选择DE2-70芯片。<br /> <br />2. 原理图设计<br />    (1)新建设计文件:File->New->Block Diagram/Schematic File<br /> <br /><br /> <br />    (2)点击原件
Altera DE2-70学习笔记1-38译码器
rea526的专栏
04-10 2112
<br />1. 创建工程<br />    (1) 创建工程:File->New Project Wizard<br />    工程名为：Q_DECODE_38<br />    顶层实体名：Q_DECODE_38（顶层实体名和后面的设计文件的顶层实体名必须相同，默认情况下，工程名和顶层实体名相同）。<br /><br /> <br /> <br />    (2)点击Next，选择DE2-70的芯片如下图，然后Finish完成配置，会显示出一个设计列表用于核对。<br /> <br /><br /> 
[转]Verilog-2001
qp314的专栏
01-08 9676
1.Verilog-2001的由来      Verilog HDL 虽然得到了广泛应用，但是人们在应用过程中也发现了Verilog的不少缺陷。在2001年，OVI(Open Verilog Initiative)向IEEE提交了一个改善了用户觉得原始的Verilog－95标准缺陷的新的标准。这一扩展版本成为了IEEE1364-2001标准，也就是Verilog 2
Altera DE2-70开发板配套资料 数据手册 程序实例 CYCLONE FPGA开发资料-电路方案
04-20
标题中的“Altera DE2-70开发板配套资料”是指基于Altera公司的Cyclone FPGA系列的DE2-70开发板的相关学习资源。DE2-70是一款功能丰富的教育与研究用开发平台，它提供了多种接口和硬件模块，如可编程逻辑单元、...
VGA.rar_VGA verilog HDL_Verilog hdl vga_de2 image verilog_de2-7
09-22
在这个“VGA.rar”压缩包中，包含了一个用Verilog HDL（硬件描述语言）编写的VGA显示程序，这个程序能够实现在DE2-70开发板上显示图像的功能。 Verilog HDL是一种用于数字系统设计的编程语言，它允许工程师以结构化...
Altera DE2开发板上电自带程序
03-09
Altera DE2开发板是一款广泛应用于FPGA学习和设计的硬件平台，由Altera公司生产。DE2（Development and Education Kit 2）以其丰富的外围接口和强大的处理能力，深受电子工程爱好者和教育工作者的青睐。在本文中，...
ALTERA DE2-35 FPGA开发板 DE2 Cyclone II EP2C35F672技术资料.zip
02-13
ALTERA DE2-35 FPGA开发板是一款基于Cyclone II系列芯片EP2C35F672的高性能开发工具，广泛应用于教育、研究和工程设计领域。这个压缩包包含了一系列的技术资料，帮助用户全面了解和使用这款开发板。 首先，"DE2_...
Altera DE2_ControlPanel_v2.0.3.zip
06-03
《Altera DE2 Control Panel v2.0.3：深入解析与应用》 Altera DE2 Control Panel v2.0.3是一款专为DE2-35开发板设计的控制面板软件，它允许用户对开发板上的各种功能进行测试与调试，确保其正常运行。在Windows 7 ...
FPGA控制的LCD显示电路设计与VHDL程序
08-01
了解12864点阵型液晶显示器的显示原理。掌握12864点阵型液晶显示器的接口设计。利用12864点阵型液晶显示器来实现LCD广告字幕机的设计。
基于DE2-115的数字示波器
05-15
This is a report on the implementation of an oscilloscope on the DE2-35 FPGA development kit for the Mini-Project as part of the ELEC5563 course. The basic functionality of an oscilloscope i.e. sample an analogue signal and display it were the minimum requirements. Additional features were suggested for additional marks. Apart from the minimum requirements, more than half of the additional functionalities have been successfully implemented along with other features which weren’t directly indicated.
【Verilog HDL】语句的并发执行
X
02-21 1686
1. 实践得到的启发 先从一个简单的现象得出结论，Verilog语句是并发执行的！ 同时，这也是**$monitor系统任务为全局有效**的一个重要支持因素，如果没有并发，它是完不成这项功能的实现的。 众所周知，高级语言通常都是自上而下编译和执行的，但是Verilog硬件描述语言不一样，它更喜欢并发执行。 这是一门直接触及底层硬件编程的语言，效率非常高，并发执行是为了适应它所处的环境。 先来看看一...
verilog中关于并行处理的心得
热门推荐
jiangbeicaizi000的博客
08-02 1万+
第一次写博客，只为分享。还望各位看官不吝赐教。 作为初学者，对硬件语言的并行和顺行处理搞不清楚，我也为此也费了不少功夫，解释起来也很简单，并行就是同时进行，顺行就是顺序进行，可是真要用起来，不花点功夫是不会用的。 先看个简单的，网上别人举得例子，相信大家一分钟就能看懂； ////////来自网上/////////// 初始化m=1，n=2，p=3；分别执行以下语句 1、b
（1）D触发器verilog描述
kouq123的博客
11-18 6985
2.1 D触发器verilog描述 2.1.1 本节目录 第一，本节目录； 第二，本节引言； 第三，FPGA简介； 第四，verilog简介； 第五，D触发器verilog描述实例； 第六，结束语。 2.1.2 本节引言 给FPGA一个支点，它可以撬动整个数字逻辑。““给我一根杠杆我就能撬动地球”是古希腊数学家、物理学家阿基米德说的，这句话是阿基米德的经典语录，这句话还被翻译为“给我一个支点，我就能撬起整个地球”，用了夸张的方式来说明杠杆原理。” 2.1.3 FPGA简介 FPGA（F
数字电路：硬件描述语言AHDL纵览
无机肥料的博客
09-19 6653
HDLs是硬件描述语言（Hardware Description Languages）的简称 HDL有很多，目前主流的是Verilog HDL (Verify Logic)和VHDL（Very High Speed Integrated Circuit HDL） 然而我们依旧要从过时的语言AHDL（Altera HDL）学起 纵观AHDL 格式 AHDL文件的格式包括三个部分： Document...
FPGA学习altera系列: 第五篇 Verilog HDL基础语法及三种建模方式
04-24 1003
今天给大侠带来“FPGA学习系列 altera"系列，持续更新。此学习心得是本人之前所写，所用设计软件为Quartus II 13.1，现Quartus II 新版本已更新到19+，以下仅供初学者学习参考。后续会更新其他系列，敬请关注。话不多说，上货。 在Verilog HDL语言中，可综合的语句（可以被综合成电路）并不多，本篇中着重介绍可综合语句，不可综合语句后续再来介绍。 模块（mod...
ALtera DE2开发板学习
程序狗的成长之路
03-19 1635
由于ROM具有断电后信息不丢失的特性，因而可用于计算机启动用的BIOS芯片。EPROM、EEPROM和Flash ROM(NOR Flash 和 NAND Flash)，性能同ROM，但可改写，一般读比写快，写需要比读高的电压，（读5V写12V）但Flash可以在相同电压下读写，且容量大成本低，如U盘MP3中使用广泛。在计算机系统里，RAM一般用作内存，ROM一般作为固件，用来存放一些硬件的驱动程序。 CPLD采用CMOS EPROM、EEPROM、快闪存储器和SRAM等编程技术，从而构成了高密度、高速度
verilog always语法_FPGA学习altera系列: 第五篇 Verilog HDL基础语法及三种建模方式
weixin_39800062的博客
11-04 323
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。今天给大侠带来“FPGA学习系列 altera"系列，持续更新。此学习心得是本人之前所写，所用设计软件为Quartus II 13.1，现Quartus II 新版本已更新到19+，以下仅供初学者学习参考。后续会更新其他系列，敬请...
使用ATLTRACE打造轻量级DEBUG LOG
caizi001的专栏
05-14 2795
原文转载自：http://0cch.net/wordpress/?p=457 作者:occh    众所周知，Debug Log是非常好的调试手段。所以我经常也尝试各种各样的第三方Log库。Log库分很多类型，例如可以给服务器使用的功能完备Log，也有轻量级的Log库，只是为Debug所设计。作为客户端开发，我还是比较喜欢后者这种Log库。不过使用第三方库有一个这样的麻烦事，走到哪你都
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值