![](https://img-blog.csdnimg.cn/20201014180756780.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
文章平均质量分 71
breeze_csdn
这个作者很懒,什么都没留下…
展开
-
VirtualBox中出现 UUID have already exists : 修改 UUID
使用上面两种方法的其中一个方法操作后,就可以正常添加了。白菜没我白文章知识点与官方知识档案匹配,可进一步学习相关知识CS入门技能树Linux入门初识Linux38737人正在系统学习中。转载 2024-03-01 23:36:59 · 279 阅读 · 0 评论 -
官网ISE14.7虚拟机版本在Win11的安装记录
目录第一步 下载ISE14.7虚拟机版本第二步 下载IOracle VM VirtualBox虚拟机第三步 安装虚拟机Oracle VM VirtualBox第四步 安装ISE14.74.1 参考博客4.2 格外注意4.3 安装解释(自动安装和配置了那些内容) 4.3.1 驱动安装 4.3.2 虚拟机配置(ISE安装过程中自动配置-前提是已安装虚拟机) 第5步 导入Licese文件 第6步 成功下载程序 6.1 ISE操作参考博主 6.2 成功下载程序转载 2024-03-01 00:29:36 · 1271 阅读 · 0 评论 -
Vivado安装教程(非常详细),从零基础入门到精通,看完这一篇就够了
现在Vivado已经更新到2022.2了,据说运行程序可以比之前快好多,而且也支持一些新出的元器件,本着好奇的原则,下载下来看看好不好用。之后会更新一些关于Vivado使用或者Verilog代码编写上的分享与总结。希望大家多多支持。新人码字不易,哈哈。 进入正题,Xilinx官网下载软件地址还是很好找的,点击_https://china.xilinx.com/support/download.html_ 现在Xilinx为了避免用户磁盘空间不够,推出网页下载的模式,下载一个200多兆的下载器就可以在联网转载 2024-02-29 22:08:13 · 1145 阅读 · 0 评论 -
Win11安装ise14.7~不需要虚拟机了~
3.看到安装到 Configure WebTalk时,就不用等了,会一直卡在这。6.最后试了下重新编译工程,和之前编译的bit文件只是时间有差别,说明ise14.7在win11上运行ok~。直到最近看了水木上jesce的回复,试了下果然可以直接安装使用的。原文链接:https://blog.csdn.net/hclrda/article/details/128951014。链接:https://pan.baidu.com/s/1m5FILDvbFtdE4-trPuJCYw?1.安装时切勿勾选最后一项,转载 2024-02-28 14:38:41 · 725 阅读 · 1 评论 -
解决ISE安装难题
上面这张图应该是lib文件夹。注意不能是bin文件夹,bin文件夹内虽然可能也有我们下载的libPortability.dll,但效果是不一样的,而且并不是所有的文件夹内都有libPortability.dll。在win10上,2022年的某一天,当我再次打开ISE14.7,我惊愕地发现ISE14.7无法打开了,天真的我以为靠着重装、修改中文路径、按照以前的方面dll文件修改来换过去就好了,结果这些全都无济于事。第二步:把下载好的文件夹nt、nt64直接拖进安装文件夹下的几个文件夹的lib文件夹内(转载 2024-02-28 14:18:45 · 247 阅读 · 0 评论 -
安装ise14.7时遇到的问题
我选择了第二种,也就是重装系统了。翻译成中文:未安装VC ++ 2008运行时库通过运行可再发行组件,请安装运行时库{安装根目录} \common\ bin\nt \ vcredist_x86.exe。再三确认了Modelsim软件安装与破解无误也可正常打开使用,网上找了半天资料发现时自己建工程时,选错了仿真器件。网上说法: 在ISE的安装目录下找到vcredist_x86.exe可执行文件,运行即可解决,vcredist_x86.exe可执行文件路径为:D:\ISE.14.4\。安装软件我踩过不少坑。转载 2024-02-28 13:54:20 · 1251 阅读 · 0 评论 -
【FPGA入门】第一篇、Verilog基本语法常识
假设信号pi_a在导线上传输的时间为5ns,pi_b在导线上传输的时间是10ns,而po_c的值因为pi_b晚到5ns而被阻塞。假设信号pi_a在导线上传输的时间为5ns,pi_b在导线上传输的时间是10ns,虽然po_c存在阻塞问题,但是Q端输出的结果只取决于clk上升沿/下降沿到来时D端的瞬时结果,因次Q输出不存在阻塞。你想要在时钟的上升沿到来时才想要输出变化那就用非阻塞,你想要输出变化之取决与输入,输入变化,输出就变换那就用非阻塞。组合逻辑只能用阻塞赋值,时序逻辑只能用非阻塞赋值。转载 2024-02-25 20:01:55 · 159 阅读 · 0 评论 -
【FPGA入门】第二篇、ISE软件的使用
学会上面这些步骤,我个人觉得ISE软件你基本学会了80%,后面就是灵魂,如何写代码。转载 2024-02-25 20:00:02 · 234 阅读 · 0 评论 -
FPGA环境安装:Win10的Xilinx的ISE14.7
此时点击ISE Design Suite 14.7软件会闪退。,然后会提示成功,okay,可以关掉证书管理弹窗程序了。打开ISE Design 会提示安装证书。转载 2024-02-25 19:52:05 · 2698 阅读 · 2 评论